ミラー補償のためのMOSFETのキャップの欠点は何ですか

[ricklin]

やあ、すべての私は、標準的なCMOSプロセスの基準電圧用バッファを設計した。バッファは、2段のミラー補償オペアンプは、ソースフォロアを（負をオペアンプに戻ってフォロワフィード）続いて使用される出力は従節のレプリカです。私の問題は、補償キャップとしてMOSFETを使用している場合、私は、地域、大きな金属ワイヤpathesを（使用のMOMキャップ場合は、金属線のesp電源とグランドがブロックされます）を保存できるということです。レプリカアーキテクチャとして、フィードバックループ自体はほとんど乱される。だからMOSFETの補償の欠点は何ですか？特にそのシミュレーション、ACおよび過渡応答で表示されないことができます。敬具

 

[pixel]

どのように容量としてMOSFETをconectですか？

 

[ricklin]

[引用=ピクセル]どのように容量としてMOSFETをconectか？[/引用]第2段入力（NMOSトランジスタのゲート）でのPMOSキャップ、ゲート、ソースドレインとN -ウェル2段目の出力を接続して短絡している。任意のコメントや提案ですか？ありがとう

 

[drDOC]

金属上の金属とは対照的にMOSCAPの欠点があります：1電圧非直線性は2 Paraciticしかし、コンデンサは基板の利点は、非直線性はミラーキャップの大きな問題ではない領域です。アンプは、位相マージンを持っていることをミラーキャップは最小の値になるようにバイアスされるときにのみ、確認するか、それは決して小さいことにバイアスされていることがあります。非直線性が構築することによってモデル化されている場合は、チェックすることができますRCローパスと異なるDC動作点を適用することにより、コーナー周波数シフトを参照してください。そして、あなたはそのため、それだけ負荷出力にビット、出力の基板キャップを配置することができます。

 

[standup]

こんにちは、drDOC：私はあなたが私のためにそれを説明することもできるのです"Paraciticコンデンサは基板"を理解できないのですか？

 

[dick_freebird]

MOSFETの他の欠点は、印加電圧とその容量スイング - いずれの場合も大幅に大きな時間は、完全空乏型テクノロジーの中にいる場合は、。あなたは、位相マージンの安定性の目標をヒットすることができる場合がありますので中に、大きな信号のAC信号は、歪みが導入されたが表示されます。静電容量は（拡張モード）高いのでもう一方の端には、不安定な容量が最小値（空）に振れているため、一つの共通モード出力電圧では安定している可能性がある可能性があります。アプローチは、（いずれか、または他のまたはそれに近い最大いつもされるように）、空乏モード（常に拡張）は、MOSFET、または常に課す特定されているノードにキャップを取り付けるの使用バックトゥバックのMOSキャップを含める必要ゲート酸化膜に極性を設定します。

 

[snafflekid]

こんにちは[引用=立ち上がり]、drDOC：あなたのコンデンサのトッププレート[/引用]はPMOSトランジスタのゲートです私は、あなたが私のためにそれを説明することができる、"Paracitic基板コンデンサが"何であるかを理解することはできません。底板は、ゲートの蓄積のための下に作成さ導電性チャネルです。しかし、基板容量を考慮してあります。 PMOSトランジスタのボディは、p型基板に座っているn型である。基板はグランドに接続されており、それが底板とグランド間の寄生接合容量を作成します。あなたは低出力インピーダンス、低出力インピーダンスと接合コンデンサは無視できるほど高さによって作られるポールと底板を駆動する場合。