マルチサイクルとフォルス·パス

S

srpatel9

Guest
こんにちはすべて、私はenounter RCに新しいです。私は、マルチサイクルとフォルス·パス·コマンドを理解していない。誰かがいくつかの時間を割いて、私にこれらのコマンドを説明することができれば、その素晴らしいだろうね。おかげSaurabh
 
マルチサイクル·パスは、データを転送するために複数のサイクルを使用する必要がパスです。フォルス·パスはチェックする必要はありませんクロスクロックドメインパスです！
 
データは、1クロック·サイクル（デフォルト）でサンプリングされていないすべてのパスは、マルチサイクル·パスです。例：フリップフロップのイネーブルは、すべての2サイクル後にアサートされた場合、フロップで終わる任意のパスには、3のマルチサイクルです。フォルス·パスは、チップが機能している間に感作されることはないものです。例：フリップフロップのイネーブルはゼロに結びついている
 
こんにちはすべて、君たちは、マルチパスとフォルス·パスのいくつかのより多くの例を挙げていただけます。まだこのコンセプトは私の心の中にかすんでいる。どのように回路が出会いRCで生成されたクロック（非同期回路のような）を持って合成するのですか？皆さん、ありがとう！
 
どのように回路が出会いRCで生成されたクロック（非同期回路のような）を持って合成するのですか？ゾル：合成時に提供されていた制約ファイル、 "生成されたクロックを作成する"制約を含まなければなりません！私見では、生成されたクロックは、同期クロック·ドメインの場合にのみ関係してくる.....どのように生成されたクロックが非同期設計の役割を果たすことができますか？？
 
こんにちは、私はセルフタイム回路を持っています。それは完全同期設計ではありません - あなたはそれがpuesdo同期であると言うことができます。回路の説明：回路内の2つのレベルがあります。最初のレベルは、グローバル·クロックで動作します。第一レベルの出力は第二レベルのクロックを発生するCMOSロジックへ行く。今私は、この生成されたクロックに第二レベルWRTの制約を定義したいと思います。現在第二レベルはunconstraintedされています。それは第二レベルのクロックとして生成されたクロックの認識に失敗する。私は、制約を設定することができ、私はCKTを最適化できるように、時計としてそれを定義する方法を知っているのdonot。私は出会いRCを使用しています。私はこの問題でいくつかの掘削を行なったし、仕事を行うことができ、DC-生成されたクロックのコマンドを知って来ました。私が間違っている可能性があります。私はRCで新しいですので、私は、RCのDCコマンドを使用する方法があると思いまして。ヘルプのあらゆる種類は大歓迎です。よろしくお願いします。
 
著者 "マルチサイクルフォルス·パスの効率的な同定"：Kヤン、Kチェン、出版社：こんにちは、あなたは、タイトルの論文をrefereできるIEEE論文は、明確に定めloking概念ウル両方の定義を与える。 、ジェイを上に運ぶ
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top