ホワイトノイズ発生器VHDLをVerilogの/

[Guest]

私はVHDLを/バンド使用して、Verilogのオーディオジェネレータのために得たノイズを合成白
任意の提案...？
感謝

 

[Guest]

[No message]

 

[devrimaksin]

あなたはジェネレータ番号擬似乱数することができます使用Nbitの

 

[Jackwang]

場合は、MathWorks社のMATLABノイズを白色生成し、関数変換はバイナリデータとして、シンボルなど。
データを、これらのことができます保存し、ノイズとみなすこと白。

 

[echo47]

ここでは初期値と有用古いザイリンクスのアプリケーションノートでは、約です。
http://www.xilinx.com/bvdocs/appnotes/xapp052.pdf

これは実装だしやすいことHDLのです。

 

[Guest]

ソ¥ースをする場合、ノイズをしたいtrueの場合、HDLはあなたのために何を行うことができます。私はボードICのアナログください投稿します。