ベンチマークsynthesys?

D

davorin

Guest
場合は
、 チップやベンチマークの対象にはどうすれVHDLソ¥ースから判断できますか?

ク(で)遠方監視私を与える:

"エラー:デザインのベンチマークモードで合成された。いいえプログラミングファイルが生成されます。"

と""私には有益ではない(図書館に役立つ;

"アクション:ために
、 プログラミングファイルを生成するには、これでは、Analysis&合成が正常に実行することができるデザインを変更する必要があります。前の合成のメッセージをより詳細な情報を参照してください。"だから何を変更する?(図書館;

 

Welcome to EDABoard.com

Sponsor

Back
Top