ベンチアイデアのI2Cテスト

[Meenz]

こんにちは、

私はVerilogのシステムを新しいする。アムのtryinは、コアのI2Cを開発するのVerilogシステムのTBを使用します。でした誰もがこれで行くアプトをどのようにアイデアをすべてお勧めしてください、
基本的に私は記事を機能¥的で無作為化と制約ボイジャーを好きに知っているTBの方法を開発する。することができますそれが行われる？助けてください

また、私がベンチのためにテスト誰かがいるそれは同様の共有問題をしてください可能¥性が
すべてのヘルプは感謝しています深く

よろしく
Meenz

 

[Guest]

[No message]

 

[mssajwan]

こんにちは、
これは、SVをすることができます間違いなく使用して開発私は。
私はコードを行って共有することはすることができますが。
私はアイデアをすることができます提供あなた。
レシーバのチェックレシーバーとモデルをチェックトランスミッタモデルトランスミッタシリアルプロトコル、devlopそのため。
たとえば、仮定の一部をチェックTrnasmitterのかは、。データを提供するいくつかのキューをSVのデータはすなわちRTLの格納（このデータはどこか私は）、colectモデル送信RxのあなたのあちこちRTLで、データの黄金の比較、それを反対。
同じuはそれの一部を受信することができます。

-9
マンモハン