ヘルプ

[ninja8oi]

にコンパイルことを取得するこのちょっとの加算この作業しているされて私は男性のためのいくつかの理由でできないと過去数日は。私は、ファイル、午前取得エラー：行49：VHDLの構¥文エラー;予¥期しない終わり。これはどういうことですか？私は、エラーができません見つける場所。

ライブラリのIEEE;
使用ieee.std_logic_1164.all;

エンティティCLA_ADDERはありますか
ポート（x0は、プログラムx1、x2、X3を：トライステートに。
Y0を、Y1は、y2まで、Y3の：トライステートに。
c0：トライステートに。
がs0、s1、s2は、S3の：アウトトライステート）;
ENDのCLA_ADDER;

のCLA_ADDER現象は、建築です
信号g0を、g1が、g2の、g3を、P0と、P1、P2を、p3に、c1、c2などC3、C4を：トライステート;

開始

-定義のG
プロセス（x0は、プログラムx1、x2、X3の、Y0を、Y1は、y2まで、Y3の）
開始
g0を<= x0のおよびY0;
g1が<= x1のとy1;
g2の<= X2とY2;
g3を<= X3とY3の。
-定義P
p0を<= x0のかY0を。
p1の<= x1またはY1は。
p2の<= × 2またはy2は。
p3が<= × 3またはY3の。
エンドプロセス;-定義のC
プロセス（g0を、g1が、g2の、g3を、P0と、P1、P2を、p3が、C0）は
開始
c1の<= G1または（p1のとC0）;
c2は<= G2または（P2と（G1または（p1のとC0））;
c3の<= G3以上（P3およびg2の）または（P3およびP2とにより、g1）または（P3およびp2をとp1とC0）;
c4の<= G3以上（G3とG2の）または（P3およびP2とG1の）または（P3およびP2とP1とG0の）または（P3およびP2とP1とP0はとC0）;
エンドプロセス;

-定義だ
プロセス（P0は、P1、P2を、p3に、c0、c1、c2などc3の）;
開始
s0の<= p0を排他的論理和c0;
s1は<= p1の排他的論理和c1の。
s2の<= p2の排他的論理和c2の。
s3の<= p3は排他的論理和c3を。
プロセスを終了。
ENDのアーキテクチャの動作;

 

[Guest]

[No message]

 

[khorram]

あなたは逃した"）"35行。";"の後に"プロセス"の41行で入れまた、あなたは。48でラインに"アーキテクチャを必要削除"。してくださいコードを試して、次の：

ライブラリのIEEE;
使用ieee.std_logic_1164.all;

エンティティCLA_ADDERはありますか
ポート（x0は、プログラムx1、x2、X3を：トライステートに。
Y0を、Y1は、y2まで、Y3の：トライステートに。
c0：トライステートに。
がs0、s1、s2は、S3の：アウトトライステート）;
ENDのCLA_ADDER;

のCLA_ADDER現象は、建築です
信号g0を、g1が、g2の、g3を、P0と、P1、P2を、p3に、c1、c2などC3、C4を：トライステート;

開始

-定義のG
プロセス（x0は、プログラムx1、x2、X3の、Y0を、Y1は、y2まで、Y3の）
開始
g0を<= x0のおよびY0;
g1が<= x1のとy1;
g2の<= X2とY2;
g3を<= X3とY3の。
-定義P
p0を<= x0のかY0を。
p1の<= x1またはY1は。
p2の<= × 2またはy2は。
p3が<= × 3またはY3の。
エンドプロセス;-定義のC
プロセス（g0を、g1が、g2の、g3を、P0と、P1、P2を、p3が、C0）は
開始
c1の<= G1または（p1のとC0）;
c2は<= G2または（P2と（G1または（p1のとC0）））;
c3の<= G3以上（P3およびg2の）または（P3およびP2とにより、g1）または（P3およびp2をとp1とC0）;
c4の<= G3以上（G3とG2の）または（P3およびP2とG1の）または（P3およびP2とP1とG0の）または（P3およびP2とP1とP0はとC0）;
エンドプロセス;

-定義だ
プロセス（P0は、P1、P2を、p3に、c0、c1、c2などc3の）
開始
s0の<= p0を排他的論理和c0;
s1は<= p1の排他的論理和c1の。
s2の<= p2の排他的論理和c2の。
s3の<= p3は排他的論理和c3を。
プロセスを終了。
ENDの行動;