ヘルプ：コードをデバッグする64ビットパーティションのALUのVerilog

[umairsiddiqui]

私はデザインのALU parititioned 64ビットのだ割り当てデバッグgatelevel Verilogのコードを。
その私の最初の研究ベースのVLSIの仕事と私は...............タスクを私に割り当てなど
どのような方法は、その私の最初のgatelevelデバッグ...任意のコードのハッキングとシミュレーションのヒント
＆トリックは、論文問題は、この関連する。また、一般的なオン/本論文を示唆する
データパス設計................................................ .................

 

[jackson_peng]

ネットのデバッグは不可能¥ですほとんど。定期的な構¥造をただし、以来ADDは、以下のことに役立つかもしれない：
1。リップル特定の構¥造を、BKに憲法学会はCSは、...それは方程式だ非常に重要なの、それぞれの別のbulidしています。
2。構¥造のBKの特定の重要な信号を、llike王パイ。そして多分uは株式会社から下することができますそれを行う
3。ベースに、ブロッククリティカル信号に分割ネットリストを。
後はあなたがすることができます構¥造、追加、ブロックに基づく。

とにかく、それはよくある非常に時間がかかるに取得しようとすると、それらを最初の加算器のビット4。

幸運

 

[Guest]

[No message]

 

[umairsiddiqui]

ことができますが/ some - 1他のデザイン要素をお勧めの本（データパスの治療を）を含む広範な...
...何冊か本だけアドレスの加算の種類数とともに、シフタと乗数と。<img src=¥"http://www.edaboard.com/images/smiles/icon_sad.gif¥" alt=¥"悲しい¥" border=¥"0¥" /><img src=¥"http://www.edaboard.com/images/smiles/icon_sad.gif¥" alt=¥"悲しい¥" border=¥"0¥" />