プロジェクト

H

heartstation

Guest
私はプロジェクトの回路と小さい必要があります全加算器4ビットを
方法のような全加算器の仕事
私はbigenner、私は助けに感謝任意の事前に感謝

 
こんにちはHeartstation、
このトピックは、1回以上がされて投稿しました。

あなたの問題は確かに簡単に解決することができますがあります。
すべての場合は加算を構¥築する最初のことですに行う1 -ビットフル1接続4 -ビット全加算器は4をする-ビット全加算器です。接続のCarry_IN入力加算器の横にCarry_OUT出力の加算。

以下は加算させるガイド1 -ビットフル。あなたはデコーダを使用して、それをすることができます実装方法の2つの-または組み合わせ(1つは以下で説明されて)、またはゲートレベルの実装(以下最小項指定するeqautionをのうち)。

、Bは加数ているあなたの
Cは=入力キャリー
のS =合計出力
Yは=アウトキャリー

1)真理値表¥に見えるように:
ABCの:サイ
0 0 0:0 0
0 0 1:1 0
0 1 0:1 0
0 1 1:0 1
1 0 0:1 0
1 0 1:0 1
1 1 0:0 1
1 1 1:1

デコーダ-または実装

2は。)接続を入力(ABC)の3 - ABCには、注文の入力に-8デコーダ。

3)私はデコーダ出力ロジック午前は肯定的なことがある場合です。私はデコーダを使用し一度74LS138 3 - -8、それが出力される負論理。アウトした場合のロジックを正することができますを見つける3を置く- - 8デコーダ、それは問題ですあなたの実装が可能¥です。しかしは、それ以外の場合は、インバータが必要です。

4、)は、変数の入力は、ORゲート、そのように私はこの仮定で行ったがないと言うか多い入力。

5は)基本的に4の入力にデコーダの出力を接続する-入力ORゲートを式を使って、次の。

のS(合計)=Σm(1,2,4,7)
Yの(実施)=Σ(3,5,6,7)ゲートレベルの実装
のS = XOR演算のB XOR演算のC
YはAB級 Cの論理和(XOR B)を

 
あなたの問題は確かに簡単に解決することができますがあります。すべての場合は加算を構¥築する最初のことですに行う1 -ビットフル1接続4 -ビット全加算器は4をする-ビット全加算器です。接続のCarry_IN入力加算器の横にCarry_OUT出力の加算。

 

Welcome to EDABoard.com

Sponsor

Back
Top