プロジェクト

K

kandaka

Guest
やあ、
私は
、 アプリケーションからのシステムVerilogの環境を開発する計画です
stratch.So 、誰でも何かこれについてお勧めできます。事前に感謝します。

 
やあ

研究のためのIDE systemVerilog ūどういう意味です
か ?tnx

 
実際に私はエルサルバドルとVMM.SoへのプロトコルまたはDUTのためにはエルサルバドルの主な機能¥を使用できる環境を開発し
、 新しい滑走です。

この提案について
、 私

 

Welcome to EDABoard.com

Sponsor

Back
Top