プロジェクトのプロジェクトのアイデア

S

somulu

Guest
すべてのボディは良いアイデアは、任意のミニプロジェクトは、それをアップロードしてくださいしている場合は私に[電子メール]でメールをしてください持っている場合、すべての海は、Verilog VHDL.Pleaseに基づいてプロジェクトのいくつかのアイデアが必要です。よろしくお願いします。
[COLOR = "＃FF0000"]個人的なメールで助けを求めないで、答えはここに投稿することができます[alexan_e] [/COLOR]
Click to expand...
 
私はuが連絡できるように設計している間、私は何か問題がありましたらThankq先生、私はウルの電子メールIDを持つことができます。
 
ここで利用可能なほぼ16時間フォーラムで一日、会議や何かのために行っていない限り...はフォーラムで私に連絡することができます...
 
FPGAプロジェクト基本[URL = http://www.fpga4fun.com/MusicBox2.html] fpga4fun.com - オルゴール - パート2 [/URL] VLSIプロジェクト[URL = http://asic.co.in/projects/ projects.htm] FPGAプロジェクト＆VLSIプロジェクト[/URL]
 
ために、コードへの調整：IPスタックプロジェクトを理解するための私の最初の手順は、ドキュメントを読んだ後である：これはあなたが興味を示すかもしれない "このプロジェクトは、クイーンズランド大学から無料のコードに基づいて、標準のTCP / IPスタックの下位レイヤを実装それはフリーなVHDLシミュレータGHDL。コードはボード上で使用されている、AS7C4096にSRAMモデルが完了しました。入力RX用のSRAMモデルDoneを単純な刺激のためのコードを使用してコンパイルしています。コードCRCコンポーネントがスタンドで別々にテストされているシンプルなRXの説明が完了しました単独でテストベンチ。CRCはパラレルポートのテストが完了TX。テキサスの説明を確認しています。同期書き込みと非同期SRAMメモリの交換開始されていません。同期RAMの完了... " [URL = http://bknpk.no-ip.biz/my_web/IP_STACK/start_1.html]には、VHDL、Verilog、設計、検証、スクリプト、... [/URL]
 
誰かが検証手法を共有することができますか？
 
どの大学の学位論文またはプロジェクトページMITまたはcoronell大学を検索して、古いプロジェクトからい​​くつかのアイデアを得ることができる
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top