フラッシュADCの

N

niket_jmd

Guest
やあ、

私は0.35 ŬプロセスでのフラッシュADCの....... iがそのダイナミックな仕様を確認する..........詳細にどのように......テストを実行するに教えてください実装している..(SFDR)をSN比

私は新しいromは設計していると
、 エラーレート.......... plzszこれで私を助けcehckする

 
は、iが..............正確に知ってどうやって??

およびビットエラーレート???

 
多くの期間は
、 正弦波入力を適用し
、 出力ストリームのFFT解析を実行します。SFDRは
、 信号レベル
、 および最高のあなたの波形を参照してください高調波の間に違いがあります。あなたの持ってすることができますより正確な結果をシミュレートする以上のピリオド。

はdm

 
とワット体長約エラーレート...............と出力ストリーム上でのFFT解析perfroming出力として............ことを意味するデジタルデータ....です.... 6ビットの??

 
ADCをデバイス(DUT)後にアナログ出力を得るに理想的なDAC配置し
、 必要なものをシミュレートする

<img src=¥"http://www.edaboard.com/images/smiles/icon_smile.gif¥" alt=¥"笑み¥" border=¥"0¥" />
 

Welcome to EDABoard.com

Sponsor

Back
Top