フェーズロックループ

[aalfabob]

こんにちは、私は今日から数のPLLのオンラインをしたされている研究、私はそれらについての私の情報を見つけることに十¥分な問題を有する。私は自分の倍数に高いです作業取っているプロジェクト、私はそれらを変換すると周波数信号を混合。

たとえば、780Hzと932Hz、アナログ信号はとの周波数456Hz一緒に混在していると私は1864Hzと1560Hzと912Hzとしているに取得信号を。私は周波数を知っているPLLのかかるのことができる周波数をによってそれをと乗算分、複数のですが、乗算することが可能¥？

ている場合はPLLは、この能¥力がないですが、他のICの、これを達成することができます？これをまた行うことができます彼らが使用する場合良いウェブサイトには約実際にいるがPLLの回路では、何のピンが使用されます。

感謝

 

[Guest]

[No message]

 

[Guest]

あなたはPLLとそれを行うことができるしません。
あなたは、コンポーネントで、個々のフィルタをノッチが使用3取得してのPLL 3倍にとし、それらを合計すると、それは厄介なかわいらしいです。
私は、ミキサーでいない仕事を多くのあなたの答えはそこにあるのかもしれない。私はかかわらず私は確信している。一部のRF男はの否定するか、期待になるに沿って分を確認します。

 

[aalfabob]

私は周波数を自分たちの乗算するPLLは、自分のその当時までの周波数を送信する別のことを考えについて使用していくつかの前に、フィルタの並べ替えをします。し、しかし、ミックス、それらを元に戻して周波数が変化であり、使用されていない静的20Hzの間に20,000 Hzの。

アイブ氏はこの問題を回避方法を把握しているとされて：多分可変フィルタが可能¥に応じて入力する場合（）？または周波数1にロックするために使用して何かをクリックし、減算は、信号周波数をに任せる他して繰り返し。せいぜい、5 - 6つの主要周波数を一度に送信されますがあります。

 

[flanello]

回路くださいanlogでそれを行う場合はありますか？
ていないときは、システムのDSPと思うの。
まず確認信号をしてデジタル化し、フィルタリングとmultiplicaitonついにanlaogバックに変換する信号をデジタル。

 

[aalfabob]

私は、ノートのセットを私の計画上で作る時間がギターはペダルカスタムの入力を分割し、サウンドを含む追加の信号にフル以上の高調波を与えることに。

チップか1 DSPがある価格まともな元の信号では十¥分なモデルを近くにする帯域幅が十¥分な？

私は、私、それらが機能¥メインは正確に確認の種類のDSPまたはの対応の可能¥性とされる本：

- Takeは、信号入力。
-変換信号のデジタルアナログ。
ビットを取り、それらを置くバッファに設定の長さ。（設定OSCは設定されます
周波数。ビットの取られて。言ってやるが20kHzの。）
もう一つのオシレーターは、に設定さ2倍の速度以上とバッファからかかるビット
周波数を乗算で送信してから2回、レート。
信号が送られて繰り返されるとするビットの最初の添付に終止符
ギャップの時間を入力します。
デジタルは信号が元の再度変換、複数のアナログで

 

[flanello]

良い質問。
残念ながら、私は、DSPの専門家ではない。
私はボードと思うのDSPの質問をあなたが必要お問い合わせください。