フィードバック回路の問題

[wenglao]

私は）問題2 1と図については帯域幅を（私の試作回路得た

50％がrisisng時間50usは約

3図4は、分析、オープンループのAC

図6図5）（私は積分抵抗をリードしようと増加幅をので、追加抵抗は、AC追加掃引した。kHzまでの5 500の増加から、帯域幅MHzの

しかし、私は）7図（）をチェックするトランジスタの反応を回路（クローズドループ。risiing時間減少した。誰も教えてなぜですか？助けを求める『THX
申¥し訳ありませんが、添付ファイルを、この必要があります表¥示するにはログインしての

 

[Guest]

がある場合ポール有意に増加するセトリングできる時間は、ループ特性オープンの周波数ゼロ二重の周り統一。
ステップ応答時間のダブレット、セトリングの合計が増加した1つの高速、その結果エッジをゆっくりと）、エッジ幅（依存します。

 

[Guest]

[No message]

 

[wenglao]

何が代わりにできる時間を増やす私は上昇設定し、減少させる時間を？

 

[Guest]

wenglaoは書き込み：

何が私は立ち上がり時間を増やすため、代わりに設定時間を短縮できますか？