フィルタ定数....用のバイナリ変換

[pinkyvidya]

いずれかの負の実数を変換する助けてくださいに両方の整数と小数部分のバイナリと私を乗算する方法を教えてバイナリ....に負の小数を実数定数

例の場合：
1：どのように-3.675変換するバイナリ
2：2進数で34と-0.75倍

 

[Aya2002]

ハイテクの友人、

参照してくださいこの投稿は私はそれに役立つと思う

http://www.edaboard.com/viewtopic.php?p=1193502＃1193502

その最後のプログラムを参照してください

 

[pinkyvidya]

ありがとう...これはそれらのMathWorks社のMATLABを使用して.......しかし
、 私のverilogでのコーディング......私は.......のverilogの1つのディップ機能¥を実装する前のバイナリは
、 これらの数値を表¥すために必要な役立つ... ...親切に私に返信

 

[pauloynski]

仮数部と指数部のサイズは
、 仮数部と8指数のための（おそらく16ビット）に固定することができます。これらの値は以下を使用して表¥現することはできません。

 

[pinkyvidya]

おかげで......私はそれらの固定小数点形式で表¥すために... ...親切にどのようにEGSの解決するために：は
、 私を与えている私に伝える必要がある

 

[Guest]

[No message]

 

[pauloynski]

ホープは
、 このいくつかの助けhttp://trac.bookofhook.com/bookofhook/trac.cgi/wiki/IntroductionToFixedPointMathをすることができます

 

[FvM]

が、あなたの設計のための適切な数の表¥現の選択の問題を定数に変換されていません。不思議なことに、アプリケーションは、投稿のタイトルのみに記載されています。

まず、あなたのフィルタのデータパスのための数値表¥現を選択する必要があります。私は
、 固定小数点、ビットの固有の番号は
、 小数点の左側でフォーマット署名期待されます。係数は
、 同一または別の固定小数点形式を使用することができます。

Verilogのコンパイラは署名の数の固定小数点の解釈については、それだけでは暗黙のスケーリングファクタのを知っていません。要因の重要な2つの場所に入る：
-時の結果を乗算スケーリング
-時の設計スケーリング信号と出力信号、および定数

私の知る限りを参照して、Verilogの構¥文は
、 スケーリング係数と実際の定数として係数とのコードでは
、 それぞれのバイナリ表¥現を計算を定義することができます。どのようにVHDLでこれを実行するには、おそらく他のフォーラムメンバーのどのようにVerilogで動作を指示することができます知っている。それ以外の場合は、テキストブックを参照する必要があります。いずれにせよ、これらは、FPGAのリソ¥ースを必要としない時間の計算をコンパイルしています。