A
avt
Guest
こんにちは、私はヒステリシスと高速完全な差動コンパレータを設計するために探しています - 私は、正のフィードバックでラッチタイプ（regnerative）コンパレータについて考えた。しかし、ヒステリシスは、かなり長い時間がかかります - と私はコーナー/モンテカルロ解析を行うとき、私はかなりの伝搬遅延差を得る。または別の構造にヒントをいただければ幸いです - 私は別の信号経路で異なるコンパレータによって導入されたスキューが心配だとして、私は本当に/ proagationの遅延を（または傾斜）高速化するためrepsectとラッチ型コンパレータを最適化する方法に関するいくつかの指導をいただければ幸いです。 ..