J
John Xu
Guest
こんにちは、私たちは、0.25um TSMCプロセスによるヒステリシスコンパレータをdesiged。 comparayorのターゲットのヒステリシスは17mV.The回路活用されて接続されているとしてよく知られているトポロジーです。ヒステリシスのシリコンテスト結果は以下の通りです:******** VTRP + VTRP -サンプル1 0.906 0.898サンプル2 0.906 0.898 ******** refernceレベルは0.9mvです。結果から、我々は、そのヒステリシスはのみ8mVのと2つのトリップポイントのための明白unsysmetryであることがわかります。我々は、ミスマッチがそれを引き起こしたことを疑う。しかし、我々はそれらのペアのデバイスのレイアウトで重心技術を使用しており、また我々はマッチングを向上させるために大きなサイズを使用することがわかります。その後、なぜこれほど深刻な性能低下?このコンパレータは、私たちのシステムで重要な部分です。そうaccuarcyは我々にとって重要です。あなたは私たちにこの問題に関するいくつかのアドバイスをしますか? adavnceに感謝