パルス密度変調のDAC （デルタシグマのDAC ）

T

tekno1

Guest
こんにちはすべて、

pdmというDACのDCアプリケーションに適しています
か ？どのような欠点は何です
か ？トーン本当に高次変調が使用できなくても採用されているの？待ち時間はどのようです
か ？シグマデルタのDAC
で の待ち時間はどのようです
か ？usecまたはミリ秒の範囲での待ち時間はあります
か ？

pdmというDACのモーター制御
、 産業用アプリケーションでは、基板電圧電流監視型のアプリケーションに適しています
か ？どのような欠点は何です
か ？

私は
、 メーカーが販売を参照してください抵抗ストリングDAC
の これらのアプリケーション
です 。どのような理由は
、 この大きな面積を販売しているシグマデルタのDACの代わりに高価な部品
ですか ？

どのように1ビットDACのシグマデルタで実装されています
か ？このDACを開いているループ（のSD変調器のフロントエンドを除く）は
、 出力では
、 長期的なドリフトされ制御
されていますか ？利得誤差はどのように制御されています
か ？

もし我々
の 出力フィードバック
（ オープンループ回路の論理ゲートを増やす分解能¥シグマデルタでのPWMを入力し
、 DACのドライブしている。望ましいレベルとは
、 アナログ出力からだけのレジスタ値） 。この場合は
、 ドリフトと精度の運賃は何です
か ？どのよう
に 校正が必要ですoffen ？

すべての情報、デザインに関するシグマデルタDAC
の リードを高く評価される

<img src=¥"http://www.edaboard.com/images/smiles/icon_smile.gif¥" alt=¥"笑み¥" border=¥"0¥" />事前に感謝します。そして
、 あまりにも多くの質問でごめんね。
tekno1で2007年10月29日23:05編集最終;で1時間に編集合計

 
私はいくつかの答えをしようとします：

1 。シグマデルタ小さな帯域幅と高解像度アプリケーション用（オーディオ用）典型的な最適です。これのDCを使用することができます。このテクニックについては
、 アイドル状態の音の問題を克服するために使用される 高次ループからこの問題を以下に苦しむされています。

2 。待ち時間は
、 決議の必要な機能¥です。あなたおよそ（非常に大まか） 2は
、 遅延
を 見積もる
ことができます ^ Ñ * ts （ ts = 1/sampling周波数）

3 。単純に
、 1ビットDACは
、 アナログ再生フィルタには
、 アナログ出力の再構¥築に適用することができる2つのレベルの出力信号です。シグマデルタは
、 フィルタの前にいくつかのレベル
の DACを使用する複数のDAC

ホープ
、 この便利
されました
 
Jezakullah Hayran br 。ElBadry私
のPLL のチャージポンプのように（ 2つの電流源ソ¥ースまたは電流入力の制御をシンク） 1ビットDACのことを考えていた。ただし
、 インバータも仕事をするだろうが
、 pとÑ電流マッチングの問題となる。

ボタンのおかげで再び活性化に貢献され

<img src=¥"http://www.edaboard.com/images/smiles/icon_smile.gif¥" alt=¥"笑み¥" border=¥"0¥" />
 
@ ElBadry 、

私は北の地中海にあなたがどこにいる
ナンバー午前土
<img src=¥"http://www.edaboard.com/images/smiles/icon_smile.gif¥" alt=¥"笑み¥" border=¥"0¥" />

あなたの国ほどの大きさ。

 
やあ
以下にいくつかの良い本やシグマデルタDACのデザイン
の上に書類をアップロード事前に感謝

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top