パルスカウンタ

R

rakko

Guest
誰もが別のクロックに同期して変化するパルスをカウントするパルスカウンタのVerilogコードを持って?
 
パルス数、パルス幅、パルス周期を - あなたは、数えることは何ですか?そのほかの時計は何をやっている?たぶん、あなたが何を意味するかのタイミング図を描く。
 
私は、パルス数をカウントする。マスタークロックは固定25MHzの周波数で動作しています。パルスは、kHzのために大幅に遅くなりますし、さらにデューティサイクルを持っていない。彼らは数kHzと遅くに数MHzほど高速である可能性があります。
 
パルスカウンタの添付Verilogファイル。 [サイズ= 2] [色=#999999] 2分後に追加:[/色] [/サイズ]プレーンテキストで再送信。モジュールカウンタ(SCLK、FCLK、RSTN、カウンタ)、入力SCLK、FCLK、RSTN、出力、カウンタ、ワイヤーsyn_sclk / /あなたは"パルスシンクロナイザー"ロジック/ /または私は後から出てくるを見つけるためにウェブを検索することができます。 psync_cell u_pc(D(SCLK)、CLK(FCLK)、RSTN(RSTN)、O(syn_sclk)。。。。)、REG [15]カウンタ;常に@(posedge FCLKまたはnegedge RSTN)IFカウンタ(RSTN!)
 

Welcome to EDABoard.com

Sponsor

Back
Top