パイプライン型ADCの段階でスパイク

[moisiad]

こんにちは
、 すべての

私は
、 基本的なSの設計/ 1.5BitパイプラインADCコンバータ（VDD = 1VのFclk = 40MHzの、入力信号の振幅0.25V - 0.75V）のH段階が完了している。
後のシミュレーションそのときには入力、出力iの手順を除き
、 量子化されたことに気づいたが
、 クロックの遷移時には
、 同じ大きさ50 - 60mVにすることができますスパイクを取得します。
これは正常ですか？これは
、 スイッチドキャパシタネットワークまたはOPAPMのために（cascoded）折り畳まれたためですか？

ありがとう

 

[Btrend]

それからです
1。クロックフィードスルー
2。電荷注入

 

[Guest]

[No message]

 

[andy2000a]

のS / Hスイッチを使用する"ダミーモス"実際に電荷注入を減らすことができる、私が今までが、ダミーのモスsiwtch 2分の1サイズを使用するシミュレーションsitll電荷注入して

おそらく小さなスイッチ幅/ Lで、削減し
、 フィードスルークロックの低減のための寄生キャップを減らす

 

[tuza2000]

あなたは、CMOSスイッチを試すことができます。
電荷注入除去するためにはない方法。
よろしく

 

[sunking]

あなたが"電荷注入除去するために下の"サンプリング方式を使用することができます。

 

[moisiad]

すべてのご協力いただきありがとうございます。

私は、ダミートランジスタ）のサンプリングが
、 あなたの提案（CMOSスイッチは、底板のほとんどを採用してunfortunattelyない重要なimprovenmentされました。

場合には
、 スパイクは
、 システム全体のパフォーマンスかどうかに影響しますしかし私は疑問に思って？私の場合（一般件名標目等回路用）は
、 信号（やスパイクから）を保持する相を任意のスパイクを保持する段階には
、 サンプルからの移行時に生成された時にクリアが安定して話すこと懸念していると思う。午前私が間違って？

お問い合わせいただきありがとうございます

 

[sunking]

を実行することができます。商品分析する。
入力正弦波とFFT解析のための出力データをダンプします。
はい、実際には、スパイクのほとんどは
、 システムに影響を与えることはありません。