G
Guest
Guest
こんにちは、私は、DCでシノプシスsyntheziedてVerilogのネットリストをします。私は割り当てが見つかりましたが(そこにネットでいくつかの割り当てステートメントを例:= b)。限り知っている私は、P&Rのツールはinsided文割り当てるネットリストをとできない受け入れます。何かするミス私は?
<img src=¥"http://www.edaboard.com/images/smiles/icon_cry.gif¥" alt=¥"クライングまたは非常に悲しい¥" border=¥"0¥" />
どのように直流必要がありますからすれば、ネットリストをVerilogでDCに書き出すステートメントを私が割り当てる排除?親切に助け....あなたの感謝のsaのためにたくさん
<img src=¥"http://www.edaboard.com/images/smiles/icon_rolleyes.gif¥" alt=¥"ローリングアイズ¥" border=¥"0¥" /><img src=¥"http://www.edaboard.com/images/smiles/icon_confused.gif¥" alt=¥"混乱¥" border=¥"0¥" /><img src=¥"http://www.edaboard.com/images/smiles/icon_sad.gif¥" alt=¥"悲しい¥" border=¥"0¥" />
<img src=¥"http://www.edaboard.com/images/smiles/icon_cry.gif¥" alt=¥"クライングまたは非常に悲しい¥" border=¥"0¥" />
どのように直流必要がありますからすれば、ネットリストをVerilogでDCに書き出すステートメントを私が割り当てる排除?親切に助け....あなたの感謝のsaのためにたくさん
<img src=¥"http://www.edaboard.com/images/smiles/icon_rolleyes.gif¥" alt=¥"ローリングアイズ¥" border=¥"0¥" /><img src=¥"http://www.edaboard.com/images/smiles/icon_confused.gif¥" alt=¥"混乱¥" border=¥"0¥" /><img src=¥"http://www.edaboard.com/images/smiles/icon_sad.gif¥" alt=¥"悲しい¥" border=¥"0¥" />