ネットを受け入れるこのVerilogのツールを開発していますかのP＆？

[Guest]

こんにちは、私は、DCでシノプシスsyntheziedてVerilogのネットリストをします。私は割り当てが見つかりましたが（そこにネットでいくつかの割り当てステートメントを例：= b）。限り知っている私は、P＆Rのツールはinsided文割り当てるネットリストをとできない受け入れます。何かするミス私は？

<img src=¥"http://www.edaboard.com/images/smiles/icon_cry.gif¥" alt=¥"クライングまたは非常に悲しい¥" border=¥"0¥" />

どのように直流必要がありますからすれば、ネットリストをVerilogでDCに書き出すステートメントを私が割り当てる排除？親切に助け....あなたの感謝のsaのためにたくさん

<img src=¥"http://www.edaboard.com/images/smiles/icon_rolleyes.gif¥" alt=¥"ローリングアイズ¥" border=¥"0¥" /><img src=¥"http://www.edaboard.com/images/smiles/icon_confused.gif¥" alt=¥"混乱¥" border=¥"0¥" /><img src=¥"http://www.edaboard.com/images/smiles/icon_sad.gif¥" alt=¥"悲しい¥" border=¥"0¥" />

 

[joe2moon]

うん！

それはサポートしていたことはP＆Rはしなかったツール"割り当てる"構¥文の前に。

しかし、今日のP＆Rのツールはこれを処理することができるようだ！

 

[cschen]

デザインを割り当てるフラット問題ではない文がある
しかし、うちのVerilogできるの階層は、問題が発生する注釈バック。

 

[linuxluo]

、こんにちは
uは合成する前にすることができますtrueに設定verilogout_no_tri。
set_fix_multiple_port_nets -フィードスルー

 

[Guest]

私は、デザインサービスの会社を持って質問の答えが代入文でネットを受け入れるためにも含まれ。すべてのlinuxluoとしていただきありがとうございます多く、私は見てDCのオプションをしようとする場合、作品....

<img src=¥"http://www.edaboard.com/images/smiles/icon_smile.gif¥" alt=¥"笑顔¥" border=¥"0¥" />

 

[Guest]

ここhierachicallyれているスクリプト私は全体の頻繁に使用して修正版を設定する名前が複数の忘れて、いけないのです。

＃
のスクリプト翻訳＃：fix_assign.scr
＃

設定design_list [は] *検索デザイン
foreach_in_collectionデザインは$ design_list（
設計ドルcurrent_design
set_fix_multiple_port_netsすべての- buffer_constants
）

 

[Guest]

[No message]

 

[Guest]

私はlinuxluoでいるとした提供のオプションを。いくつかのバッファを割り当てる追加することによって消えてステートメントを。しかし、ロジックまたは1つのロジック信号をいくつか割り当てるステートメントを割り当てる存在ゼロも。誰かがネット伝える文私をどのように割り当てます残りを消去？あなたの親切に助けおかげで多くの...

<img src=¥"http://www.edaboard.com/images/smiles/icon_cry.gif¥" alt=¥"クライングまたは非常に悲しい¥" border=¥"0¥" /><img src=¥"http://www.edaboard.com/images/smiles/icon_sad.gif¥" alt=¥"悲しい¥" border=¥"0¥" /><img src=¥"http://www.edaboard.com/images/smiles/icon_cry.gif¥" alt=¥"クライングまたは非常に悲しい¥" border=¥"0¥" />

 

[zyphor]

あなたはタッチdonotのこと設定のすべてのモジュールとし、コンパイルし、すべての割り当てが削除されます。