ニーズは、LDOの設計問題に役立つ

[morix]

こんにちは、私は以下のスペックを持つLDOを設計するいくつかの困難がありました：電源電圧1.2Vの出力電圧1Vの出力電流範囲を10uA〜100uAのレイアウト面積が小さくなければならない（大きいサイズの抵抗を使用することはできません）他のスペックRちょっとマイナーな構造がsmpleですLDO一PMOSパワーMOS、2つの抵抗とオペアンプからなる。私が遭遇した問題は、所望の出力電圧が1Vであるとするため、出力電流が〜UAでということです。したがって、抵抗はレイアウトに大きくなる必要があります〜オームのスケール、で指定する必要があります。だから私はこの問題を解決するために大規模な抵抗またはLDOの構造に関するいくつかの変更を置き換えるためにいくつかのことを探しています。私は、ダイオード接続負荷（PMOS）と大きな抵抗を置き換えるしようとしましたが、他の問題があるだろう、例えば、出力とオペアンプの間に接続されたダイオード接続された負荷が、その抵抗は、出力負荷が変化したときに変化します。従って、我々は1Vで安定した出力電圧を思い付くことができません。誰も私にいくつかの助けをここに与えることができますか？

 

[transbrother]

残念ながら、良好なマッチング、性能との良好なLDOを得るために、それはあなたがフィードバック用抵抗を使用することをお勧めします。あなたがトレードオフと抵抗ストリングで5uAの約書き込む場合は、1Vの出力を持つ200kOhms動き回る。あなたはNWELL解像度などのいくつかの非常に高いシートのroの抵抗を使用することによってマッチングの長所と短所。、または同様のものを作ることができるかどうかを確認しようとすることができます。代わりに、抵抗のダイオード接続されたデバイスを使用する場合は、あなたの出力電圧は、ダイオード接続されたデバイスは、低インピーダンスのノードを生じさせると、出力電圧をクランプされるように旋回条件の下で自由に移動することができなくなります。

 

[caosl]

ダイオード接続されたMOSで問題を解決できれば、多くの人々はこのようにあるかです。あなたは、抵抗の領域があなたのデザインを制限ほとんどの要因である場合、出力coltageを調節するために外部の解像度を使用することができます。

 

[ee_cchac]

ムー.....私はLDOで新鮮ですが、いくつかの疑問がお願いしたいの持っている：1> uspply電圧は1.2Vです....どのように基準電圧については？ 2> Voはそのため、1V、電源PMOS（PPMOS）サイズ...意志です...ところで、どのようにAMPとPPMOS間の電圧バッファを追加する方法？と周波数補償は、使用している？より多くの電源電流を追加することが可能であるのですか？また、それは@最低とlargeestをロードするときに注意を払う必要があるようです..ゲイン....... 5 .....ではないこと幸せ...あなたに。私は実際には任意の+のVEの提案を与えていない申し訳なくている......

 

[morix]

外部解像度と大規模なパッシブresは私の場合は現実的ではないかもしれません。 Becozこのチップの究極の目標は、人間の体内に移植することです。それは大規模パッシブ解像度と、外部コンポーネントを使用しないことができる理由です。私は0.5V程度になる基準電圧を設定します。周波数補償は、OPとLDOの出力の出力で行われます。

 

[arghpok]

それらは、出力電流の正確な要件ですか？それはただの自己消費電流のように思える。あなたがEXT -キャップなしでこのLDOを実装する場合、実際にこのような低出力電流を必要としている場合、寄生ポールがあなたのためのお尻の痛みになります。抵抗について。 MMM、あなたがチェックした他のフィードバックのトポロジー？私はHIGHRESポリでそれらを統合する、チップ上にこれらの抵抗を続けるだろう、とあなたがこの層でカウントしない場合は、細かいレイアウトのテクニックを持つdiffussion層では、エリアを最小限に抑えることができます。あなたは500 × 500 UMのレイアウト領域で非常に良いcapfree LDOを行うことができます。

 

[paley]

あなたは、1Vの電圧リファレンスを作成することができますし、それは非常に簡単です

 

[arghpok]

電圧リファレンスは、（彼らはttorのゲートに接続するだけなら）どんな回路に任意の電流を与えるために設計されていないので、それは異なっている。私は、繰り返すユーザの仕様を確認してから返信を投稿する。私は必要な出力電流ではないと確信している。