トータルLeakge電力

C

cafukarfoo

Guest
ハローサー/マダム、

400kHzのクロック1.1MHzの制約も私のデザインを実行します。

400kHzの設計上の制約では、
総リーク電力= 2.7uW

1.1MHzの設計上の制約は、
総リーク電力= 0.7 uW

誰もこれを説明するのに役立つことはできます
か ？ありがとう。

 
場合は
、 別の合成の面積を与えることはできます
か ？

 
ゲートエリアは同じです。

両方のデザインは
、 同じフロアプランしている。

すべてのクロックの制約は
、 もう一つの期待も高くなっ
ています 。

 
全く同じ場合は
、 デザインは同じでなければなりませんし
、 リークされています。VTているあなたの
ような 1つの高い細胞が使用されているライブラリを見て確認する必要があります...ので
、 低い音漏れしているが、それは
、 より高速になるには異例のことだ。

これらの動的な電力の数字ではありませんか？

 
やあ、

あなた
の 合計数を与えることはできますかVTを占める割合の高い、低VTおよび正規vt細胞の両方の反復で使用される
か ？

vt細胞が高い低リーク電流と高い遅れているように
、 低リーク電流と高いvt細胞が少ないdely 、 plsの遅延と異なるvtcellsの漏えいを図書館で調べる。

これは
、 答えを見つけるのに役立つ可能¥性があります。

ありがとう..

鶴..

 
cafukarfoo書いた：

ハローサー/マダム、400kHzのクロック1.1MHzの制約も私のデザインを実行します。400kHzの設計上の制約では、

総リーク電力= 2.7uW1.1MHzの設計上の制約は、

総リーク電力= 0.7 uW誰もこれを説明するのに役立つことはできますか？
ありがとう。
 
それはとても興味深いものですからAdvaResを表¥示します。

お客様
の 理論を確認するために、私の高VTセルの低VTセル対番号の番号を確認する必要があります。

誰も私を確認する方法をガイドすることはできます
か ？

ありがとう。

 
cafukarfoo書いた：

それはとても興味深いものですからAdvaResを表¥示します。お客様の理論を確認するために、私の高VTセルの低VTセル対番号の番号を確認する必要があります。誰も私を確認する方法をガイドすることはできますか？ありがとう。
 
これはSMB/I2Cスレーブ回路 制御部分です。

どうすれば細胞低VT VTおよび高さを特定することができます
か ？

 
Cadence社の初めての遭遇
シノプシスのDC ＆ PT

 
低VT通常してください。 libにファイル内の別の名前付け規則が
高い 細胞対VT 。これではgrep <vtにsyntax> <netlist> |
- lの トイレできるようになります

 
ハローiwpia50s 、

私はTSMCのライブラリを使用しています。

<vtている場合は
、 教えてもらえますsyntax> ？

ありがとう

 
やあ、

TSMC libに。例えばcellX * TL低されますvt 、木の高cellX * VTおよびcellX *定期的にされるトランジスタ
VT セルされます。

か
、 また
、 ライブラリのアークのレポートを分析することができますし
、 漏れcomapreとセルのグループのperticular VTおよび低遅延高vtられます。

それはあなたに役立つ可能¥性があります。

ありがとう..

鶴..

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top