データビットをクロックの立ち下がりエッジ2005年12月23日18:04

[scdoro]

こんにちはすべて、

私は
、 10kHzのクロックを16.7khz.I必要性を得るには
、 クロック周波数を生成することがビットのシリアルデータを同期化します。ストップビットが検出されるまでは
、 RS232データフレームのスタートビットに続いて、各データビットの中心部でサンプリングされています。

Qn1 。私はこれを達成するためのデジタル位相ロックループを使用することはできます
か ？何のPLLチップ適し
ています
私はそのようなQn2.HowのPLLチップは
、 データとクロックを同期されている上の端子を接続するのですか？希望のタイミング図
を添付ファイルを参照してください
ありがとう
申¥し訳ありませんが、
お客様 からこの添付ファイルを表¥示するにはログインが必要

 

[Buriedcode]

やあ、

私はあなたが正常に起動では
、 バイトのパケットを受け取ってからは
、 従来の方法を知っているとストップ確信して
いる 。オーバサンプリング（ 8倍速
、 16倍速）をdatarate 、かつてはスタートビットの立ち下がりエッジ、レシーバ1月2日ビット時間（そのためには、
16倍速で oversample待機する場合には、
8クロック） が検出されると待つ。この方法では、スタートビットの中央に見ている。その後
、 簡単にいうと、 16倍速のクロック遅延は
、最初の ビットの真ん中で'見える'または'サンプル' 。

私は
、 両方の
クロック でのTxおよびRxとしてロジックのメソ¥ッドを何度も自分自身、その気はかなり信頼性の高いので、お互いに長くやったの5 ％となっております。
, or unknown
bitrate then maybe a PLL would be best.

とにかく、変数の場合、または未知の PLLを
ビットレートと なるかもしれない
し
、 最高
の状態でパケットを受信を計画している。子供
たち と一緒に多くの経験がない私は個人的にそれらを避けるために、傾向がある、と私は一般的にすべて純粋なロジックでは行うことができます（カウンタ、シフトレジスタ
を使用するなど ） 。

一つのことは、あなたの図
を見て 、私
はあなたの 受信データを瞬時にクロックを使用してsyncronise 'しようとしていると仮定します。そのことで、私は訓練
の PLLが'なしに意味しています。ほとんどの場合
では、 受信時のPLLを使用して送信するに
は、 パケットの最初の部分
は 、されている'前文' 。ラジオのリンク は通常
の、でも それは
、 受信用のPLLをdatarate列車、 ' 、 'すべての本当の有用なデータが到着する前にロックすることができます。

そのためには、クリスマスにかんがみ
、 その

<img src=¥"http://www.edaboard.com/images/smiles/icon_biggrin.gif¥" alt=¥"とてもハッピー¥" border=¥"0¥" />

やってみる
よ、 いくつか使用される。

第1四半期。当然のDPLLを使うことができます！しかし、それ
に 依存するすべての
コスト、 システムのdatarate
（ 、 、高
等 ..低固定）とどのようにすること希望complicatied変数。PLLを 使用する場合
は、 トレーニングシーケンスは、 10101010のようなパケット
の 数ダミーの
' を送信する必要があります。

A
' に'適したチップ
ですか ？申¥し上げたとおり、私はPLL
の が
、私はこの 度
、 大成功を使用
したこと はよく分からない：

http://www.fairchildsemi.com/ds/74/74VHC4046.pdf

74シリーズとそのロジックチップ
は 、安価で手に入れる
の は簡単。また、リファレンスデザインの多くは
、 ウェブ上でこのIC theres 。それ
に は
、 VCO 内蔵
、 外付け部品は
、 最大12MHzのに同調している。

2 。データシートは
、 基本設計を開始する必要があります。前 に
、 データを確実に（例：いないゴミの受信を始めることができますが
、 慎重には'ロックインタイムズ
』 は、話すと読む）を送信する必要が
あります 多く
の パケットを'している。

が適切な場合は
、 私は強く
、 'オーバー
の アイデアとなることをお勧め
します 。あなた
よ 'ロック'上のデータ
を 瞬時に、スタートビットで、いつでも出力は
、 クロックには
、 あなたの図のように
、 このセットアップを使用することができます。マイクロコントローラ
は 、 CPLD 、 FPGAを、パルも可能¥にするという。

希望この役立ちます、幸運を。BuriedCode 。

 

[scdoro]

こんにちはburiedcode
、 すべての

の情報をお寄せいただきありがとうございます。それが私
、 通知する問題について考え
、 どのように入手して始まった。

Qn1 ：これ以外ののPLL ICのこと
で 、追加のICやコンポーネント
が必要です 。 （シフトレジスタ/カウンタ）
のですか ？お勧めは
、 あなただけのPLLのICを使用することにより、そのトリックを行うのだろう
か ？

もし 私wrong.my RS232データのボーレートに設定されている9600.so私
Qn2 ： 私正しい入力に
、 また別の端子には
、 クロックは
、 ICチップの1ピンにデータが必要です。
は
、 IC の出力では
、 私としては
、 回路図（
私 のアップロードに指定する）私は
、 出力を実現します

 

[Buriedcode]

こんにちはまた、

私は
、 あなたがやろうとしているされているのUART （汎用非同期レシーバトランスミッタ）の古典的な例です言及を忘れてしまった。Googleに
入力 する場合はそれが何であるかを知らない。

私は電子機器のどのレベルにあるskilllわからない場合
、 あなたが既に知っていることを知らせる必要はありません。これは何をしてください'のIC 'は
、 データに入るです教えてください。すべての必要なクロックリカバリ
され、 その後いくつかのUARTチップを使用可能¥ですが、あなただけの部分は
、 '受信'
必要があります 。私は個人的には
、 PLLを移動するため
の 複雑な方法だと思います。

この種の
もの （のUART 、 RS232
）の 信号
を 正しく受信するため
、 多くの方法があります。純粋なロジックのPLL 、 UARTのICは、マイクロコントローラ。ほとんどのマイクロコントローラが
内蔵され て個のUARTでは共通しているからといってもこれが正しいdatarate
、 さらに、設定する必要がある、彼らはおそらく
、 最も廉価なソ¥リューション
の 1つ
です 。いる限り
、 基本的なプログラミングスキル（組立を中心に）
している 。

そのためには、私の質問は：
どのようなアプリケーションは何です
か ？
この任意の方法でPCに接続されています
か ？
（マイクロコントローラ、 DSPの
等 ）
の 計算ロジックの任意のフォームを使用しています
のCMOSか、のTTL 、
74 シリーズ
など のように（論理ゲート、純粋なロジックを使用している。 ）

あなたの質問に答える。

第1四半期）私
は、 PLLを単独で行うことができると考えています。しかし
、 私は言った、この最初の各パケットの前に訓練を受ける必要があります。だから場合は
、 他）は
、 最初の
1月3日 後の8バイト連続（ 1つを送信すると、失われると
、 単に
' ロック'のPLLを取得するために使用されています。IMOの、ではなく、一番安い方法を簡単にする。

第2四半期）
引用：

もし私wrong.my RS232データのボーレートに設定されている私9600.so私は正しい入力に、また別の端子には、クロックは、 ICチップの1ピンにデータが必要です。

 

[scdoro]

こんにちはburiedcode
、 すべて、

私は
自分の プロジェクト..添付ファイルの完全な要約と
、 これまでどのようなソ¥フトウェアが出ている部分は含まれている。

シモンズ：私は
、純粋な 論理で
、 ハードウェアのため
、 私はマイクロコントローラとのPLL .. familarではない可能¥であればそれを希望します

として私は
、 ハードウェアインターフェイスを実装するのが困難に遭遇することができます私のガイドに沿ってhpe 。

おかげで多くの

 

[scdoro]

こんにちはburiedCode 、

私は間違っている場合
、 私訂正してください。

1 。もし私には1のPCから
、 私はMSBがするので
、 第2のPCで
、 キーボードコントローラscancodeのセットとして扱われる文字列からビットのLSBの正しいシーケンスを送信されるASCII文字の文字列を送信1CF01C ？

2 。もし私がボーbetween10kbpsする20kbpsを設定するのは
、 PCソ¥フトから、私はその後
、 速度は
典型的な キーボードと同様のクロック周波数でRS232データを生成すること
が できます。場合は
、 データは
、 MAX232のチップを通過すると、キーボードを使用するデータとしてはTTL /
CMOS 0から5
Vの データに変換することができます。私のコンセプトは
、 これまで正しいのでしょう
か ？

3 。ので
、 この段階
で 、私の主な懸念に同期
され て
いる のPS /送信することができる
よう に
、 正確に第2のPCで
、 キーボードコントローラによって解釈は
、 データを2クロック？どうもありがとう

シモンズ：感謝のため実際には
、 ハードウェアのデザインとはかなり失われた午前私messages.Iを次の

よろしく

 

[scdoro]

こんにちはburiedcode 、

私を助けてくれてありがとう。私はかなりのハードウェア設計には特に気が弱いFFsです。

Qn1 ：タイマオーバフロー何
です か？

引用：
の 後にタイマーの流れ
は 、上記の
' 発振器' 、 、リセットされる
と同じ時間
で の
PS 上のクロックライン
に 接続/ 2 。

Qn2 ：各データセンターでは
、 サンプルには
、 サンプリングビットタイマカウンタです
か ？我々は少しの時間でのタイマーを設定する必要がある˝ ？私はかなりconfused.Iて約2倍のデータをRS232  oversampleは
、 発振器の周波数にする必要がある考え

引用：タイマとすぐには
1 のようなラインの状態の変化は
、 起動- > 0 、
スタートビットの始まり。このタイマを
1 に設定されている/ 2は
、 少し
の 時間。

シモンズ： ūでは
、 回路図が近づいていて、私は確信している疑問の大半がクリアされる

ありがとう

 

[Guest]

[No message]

 

[scdoro]

こんにちはburiedCode 、

私shdntとspoonfeedされるなど、私は知っているとした場合
、これ まで私の言っていたこととしているundestanding所有している。

私は2.4576Mhz.Thisで分周器回路（ / 128 ）を介して周波数の2倍のデータの周波数になるほど一oscilator実行する必要があります。

私は
、 バイナリカウンタが/タイマを起動
すると すぐ1 - > 0遷移（スタートビット
） 開始。 1にタイマーをセット/ 2ビット時間（例： 52.1us ）サンプルには
、 スタートビットの中で最初のこれは64ビット
の アップカウンタ
とは1MHz のクロック周波数で動作します。

一度にタイマーのオーバーフロー、発振器クロック
が リセット
される と同時にPS/2.Nowでは
、 起動の途中では10以降の全体に対して1つのビット周期の遅延にタイマーをセットするbit.Then探しているのクロックラインに接続でビット？

次に、何ビットカウンタを追跡するために派遣されている
の を使用しています。
一度は11ビットの読み取りが終了、リセットtimer.Theタイマが再開される次のフレームの次のスタートビットが到着する。

もし私がキャッチし
て からyou.I図式を視覚化することができる間違いなくanaylseシモンズ：私はいくつかのポイントを理解することができるū言及し、 butI logic.It純粋にそれらのアイデアを翻訳しようとして明確にされるとの問題を抱えているその場合に良い。

注意する。