データバスにFPGAを接続するためのアイデア

[djnik1362]

こんにちは私はいくつかのバッファを接続し、AVRのmicrocontrllerにラッチの8ビットデータバスを持っている。私は、バスにFPGAを接続したいので、私は、FPGAと通信することができます。私は、FPGAからデータを取得し、データバスに送信する入力と8ビットのバッファとしてFPGAにデータバスを供給する8ビットのラッチを使用することを決定。私は、FPGAでの"inout"構造を使用することができますが、私は構造の上に使用することを好みます。私はバスに供給する必要が8ビットの出力を持つFPGAの5ソフトウェアのブロックがあるとします。私は、FPGAから8ブロックを選択できるように私は、FPGAにA15 - A13のアドレスバスを接続する。私は、A15 - A13信号とRD信号とバスに接続するためのブロックの出力を選択することをFPGAに8 × 8ビットMUXを使用してください。私は、データバスから8ビットの入力を持つ3ソフトウェアブロックを作成することにします。私の考え方は、それぞれのブロックごとにFPGAと3 8ビットのD - FFでDEMUXを使用することですそのWR信号、ラッチアップ、データバスの"posedge"との適切なD - FFに。私はVerilogで私のコードを記述し、錫林ISE 9.1でこの構造をシミュレートし、それが正常に動作する。私はこの設定が実際に動作するかどうかというアイデアが必要です。あなたのサポートへの感謝。

 

[FvM]

今のところ未来は明るそうですね。なぜあなたは単にしようとしないでください - またはシミュレータを使用するのか？

 

[djnik1362]

[引用= FVM]これまでのところ有望なサウンド。なぜあなたは単にしようとしないでください - またはシミュレータを使用してください[/引用]私たちのPCBは非常に複雑であり、我々は十分な時間がないので？私は、ザイリンクスのISEでこれをシミュレートし、それは動作しますが、私は自分のデザインを確認するいくつかの実用的なアイデアが必要です。何が私のデザインに関係なくデータバスにFPGAを接続する方法についてあなたの考え？あなたのサポートへの感謝。

 

[farhada]

あなたは、バッファを必要とせずに任意のバスにFPGAを接続することができます。それは設計を簡素化し、それが簡単に将来の変更を行うこと。昔、私達は2 TIのDSP、と一緒に2メモリブロック2モトローラのPower PCプロセッサを搭載したボードを持っていた、我々はそれらを一緒に接続し、すべてのユニットに共通のメモリとして動作するように大規模なFPGAを使用する。それは達成するために大変だったが、それは正常に働いた。敬具、/ファル