デジェネレートアンプの設計に必要な支援

E

elockpicker

Guest
こんにちは、

私は4Vに5mVの変換アンプです設計しようとして。
私はPSpiceのとよ使って2つの2N2222s。
デザインは、ステージが一般的です構¥成されて2 emmiterのは、負荷としては、現在の抵抗を1kのある置く私は重要な（）。
各段階のゲインを持ってほぼ40。
問題は信号ですが第2段階は完全に歪め。

することができますいずれに役立つ私は、してください？
事前にありがとうをはるかに非常に。

図のイメージとスパイスのファイルがアップロードされます。
申¥し訳ありませんが、添付ファイルを、この必要があります表¥示するにはログインしての

 
ステージが2番目の出力をした後は8Vている場合があるの総利得を1600あなたは40）*、（40！
あなたは第1の総利得をを必要とする800。各段階で30のゲイン。

 
エミッタはでは約1Vの、コレクタには約7Vの2Vのようにのみスイングコレクタことができますカットオフ前にトランジスタは。1kの負荷がピーク出力振幅を1Vの最大削減されます。
だから、4Vの出力を持つことはできません。

 
ありがとう、
私は電圧コレクタ回路を変更してように、この：は約4.3Vの総利得は約800（私は入力における1μV回路をテスト）が、私はまだ入力5mVの純粋な正弦波のためにできない参照してください。

どうすればよいのですか？
アンプはそれは全くそのようなことが可能¥ですか？

ありがとうございます
申¥し訳ありませんが、添付ファイルを、この必要があります表¥示するにはログインしての

 
の場合は利得を持って私が読んで、回路を正しくしなければならない段階は、1日約80。ステージ場合第2期の第1の利得は40、と思う私はそれがし、80の利得を持っていますので負荷を、第2の負荷以上の2倍、ほとんどステージのGMと同じです。入力5mVの場合では、この場合、出力は電源電圧を超えてくださいしてください。申¥し訳ありませんが、私は回路を別の投稿した場合ではない参照してください。私が最初と言われています。
の最後の編集時間2009年10月8日午前9時26分;編集回数：1 sutapanaki合計

 
ほぼカットオフと間違って第2のトランジスタが飽和ため彼らが偏っているが今のトランジスタは、最初に。

 
第2段階の入力抵抗が段階です4.97KΩ最初のもみの段階では、総利得のため、適用は約24.5。
1kΩの負荷を含む第2ステージの合計利得は約29.2。

ですので、総合利得は約715 Vの変換5mVのに3.57。
私は以下の利得の合計と考え、実際に回路ですが715抵抗のために出力段の最初に私が除外効果をします。

私はまだ仕事しないで知っている回路はなぜ

<img src=¥"http://www.edaboard.com/images/smiles/icon_sad.gif¥" alt=¥"悲しい¥" border=¥"0¥" />

分12を追加した後：ている私が見えるのような変更を基本にするいくつかの。

ことができますが問題はこのしてください書籍に関するいくつかの紹介を私に。

私はラザヴィーており、スミスSedraすでに読んだ本が好きです。彼らが直接技術設計に対処しないと。

ありがとうございます。

 
私は言う何を反対する傾向に。電圧基づいて2番目の図は、トランジスタステージベースのお持ちの880mVをで2エミッタ、もし我々が想定Vbeは= 0.6Vのを、以内というですが100エミッタ抵抗と、2.8ミリアンペアは強制的にIcを=。108mSをする場合=あなたのアクチベータタンパク= Icを/ Vtの我々が想定し熱電圧Vtは= 26mVをクリックします。の段階抵抗が入力1kのですRPIは=β/gm2は= 100場合β=と3Kの300場合β=。しかし、悲観的な釈放されるのと1kの仮定β= 100とrpi2 =。第1段階の負荷は330され、その後500 | | 1,000個=。1.1kの最初の段階Icを= 2.2ミリアンペア=意味GM1の= 85mSとrpi1。ステージ1のよう利得は2番目の段階である85mS * 330 =の利得28、88です108mS *は820 =。あなたは1578 * 88 =入力分圧器を抵抗いくつかあると比0.64、28ので、合計利得は0.64 *。5mVの入力が出力に7.9vを生成するでしょうしてください。しかし、回路がまた別の問題- 1つは、遺跡の。2段目バイアスの2.8ミリアンペアを= Icをしようとすると強制的に。あなたのコレクタ抵抗が4.5kです。次に、コレクタDC電圧は* 2.8ミリアンペア必要がありますが、9 4.5k =- 3.6Vの、2番目デジェネレートが飽和状態は非常には行った。

 
私はすでに間違っによると、偏っているトランジスタは。
最初のトランジスタが飽和しているほぼカットオフ2番目はトランジスタ。その後、彼らは何を増幅しないでください。

 
なぜオフか、あなたが思うカット1トランジスタは何ですか？

 
cutoff because its collector voltage is almost at the supply voltage instead of being half-way between the emitter voltage and the supply voltage.

エミッタ間電圧と電圧供給第1のトランジスタの間に双方向のされて半分の代わりに電圧供給はほぼほぼ遮断のため、その コレクタ
電圧があります。

エミッタ電圧が同じで、2番目のトランジスタが飽和コレクタため、その。
申¥し訳ありませんが、添付ファイルを、この必要があります表¥示するにはログインしての

 
私は"オフかカット"はないと思うこれが資格である。コレクタは8Vですで確かなので、電圧までの距離を供給1Vのが全体。第1段階のゲインの段階を無視入力での電圧振幅分割し、出力の1私達がであり、約30のピークは150mVの。それはすべての電源を達することができない。

 
これは、8Vのではなく、する必要がありますバイアス5Vで。それが失敗する問題の抵抗の変化とわずかに値が発生します。

なぜバイアスは適切？

 
はい、私は同意するバイアスとする方法、適切な1つの生産2 /何かのようにVccの、多かれ少なかれ。しかし、ステージを与え、現在の設計とその問題、第1点です、この問題はほとんど。これは、信号の小さな動作ではなく。される場合はほとんど1我々がしたい実際にクリップステージが出力を、とオーム500の値の周りに選ば変動の統計と同じにバイアス電流はオームの抵抗を400コレクタに減らす必要があります私たちがあります場としてされると考えと呼ばれる"わずかな変化"。

 
私はカットオフするとの緊密なさ典型的な抵抗とhFEが値とトランジスタに計算されます電圧。
今すぐ信号場合、またはhFEが参照してください低マイナス5％とトランジスタのクリップがプラスで試して、それぞれの4抵抗。

 
[OK]を、私はシミュレートしなかっただけで、計算はしなかったラフ。ている場合は、％、-10抵抗を約 私が変更：
R1は= 55Kを、R2は= 10kの; R3は= 500; R4は= 450と50を取るβ=、私は8.5v取得Icを= 1.18ミリアンペアコレクタ電圧をと。そして、私はピークと思う150mVのこれは振幅の出力大丈夫です、まだ。ドロップの値しかしICは、以来、ノートでは、GM1のは）は2倍も小さい（詳細については、R4は舞台は小さい利得の第一なので、です小さい約2倍。そして、実際、我々は、80mVのを、していない150mVのが約70ので信号をクリッピングで問題ありません。

 
それを簡単にバイアストランジスタので、そのコレクタしない電圧は半分ではないなぜ？

 
しかし、我々が行っているが既に下に合意したこと、通常の方法を右の状況これは希望しています。私はこれまでのところ言っていたと改善されたことはい、第一することができます段階では、それは今右されていないショーストッパーが。

 
ショーストッパーが飽和トランジスタが不正があったときにバイアスがあるので、出力であること。

これは、トランジスタのバイアスが正しくシンプルに。なぜが正しく行われたことはない？ランダム？

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top