タイミングを使用してFPGAの制御イメージのサンプル

[amekle]

こんにちはすべての友達：
私は：画像（サンプル画像の場合に使用するFPGAをコントロールする720 × 288）。カウンタを良い大きなプログラムを解決するに使用してVHDLのですか？uはある済の画素の信号（13.5Mhz）と行signal.Thnkの！

 

[bibo1978]

問題をすることができますあなたの場合は、記述の詳細なソ¥リューションを可能¥性があります見つけることができることが我々が

 

[Guest]

[No message]

 

[jamesyang1209]

私は質問をご理解していない場合：
"カウンタを良い大きなプログラムを解決するに使用してVHDLのか？"

 

[hoangthanhtung]

私が考える検索できますが、 http://www.dtic.ua.es/dtic.local/asignaturas/DCAC/IPXS.htm

あるFPGAのVHDLおよびによる画像処理については例では、。の情報たくさん

 

[bibo1978]

理論的にはあなたがanysizeのVHDLカウンタを書くことができますが、要件をタイミングいくつかあるに会うしかし、13.5 MHzのは、"速度この会ったことができますが、64のモダンなFPGAでカウンタ"大規模な非常に実行することができますビットの例を示します。私はわからないですが、私が実行できるパイプライン乗算器"48x48のビットをして作ら以上80仮定MHzの私は（実際に私が速度を覚えていないが、それがあったが、私は"推測85それがあったMHz）を、FPGA上のVirtexのでMHzの推測は13.5アプリケーションすべてに適して、64ビット以上よりもすることができます大きさのカウンタと一緒に会った。

 

[amekle]

ありがとう！私は）（13.5Mhz使用してビデオデコーダチップSAA7111AHZ.Videoフォーマット：PALの基準フィールドfrequency.720アクティブサンプル（済の画素Hzの0.50信号済の画素の）1 line.Itすることができますを与えるいくつかの信号を：私はFPGAを使用するデータをサンプリング制御するためにどの必要がありますSRAMに書き込まれる。そこでFPGAはconversion.I SAA7111AHZアドレスを中にSRAMの必要が生成さソ¥リューションを必要と良い。