Aug 21, 2012 #2 P permute Guest あなたは、いくつかの用語を混乱させるかもしれない。 "ソース"同期および同期 "システム"とは、入力/出力(IO)が懸念されています。ソース·シンクロナスでは、ソースは、クロックと供給されたクロックと有効なデータを提供しています。 RGMIIとDDR2 / 3と多くの高速並列ADC / DACは一例です。システム同期、レガシー、低速方法の詳細です。この場合、第三者が(外部osciallatorが一般的です)を送信し、供給パーティの両方にクロックを提供します。例えば、発振器はあなたのASICに33MHzのクロックだけでなく、外部RAMを提供しています。システム同期は、より高い速度のための問題を抱えています。たとえば、外部発振器があなたのASICと外部DACの両方に1000MHzのクロックを与えると言うことができます。 Youは、外部DACで受信クロックの適切な遅延であなたのASICから1000MHzクロックと出力データを受信する必要があります。今ではクロック配線のわずかな違いが重要になります。同期設計自体はただ一つであった操作だけではなく、他の信号変更/レベルでクロック·エッジで発生しています。
あなたは、いくつかの用語を混乱させるかもしれない。 "ソース"同期および同期 "システム"とは、入力/出力(IO)が懸念されています。ソース·シンクロナスでは、ソースは、クロックと供給されたクロックと有効なデータを提供しています。 RGMIIとDDR2 / 3と多くの高速並列ADC / DACは一例です。システム同期、レガシー、低速方法の詳細です。この場合、第三者が(外部osciallatorが一般的です)を送信し、供給パーティの両方にクロックを提供します。例えば、発振器はあなたのASICに33MHzのクロックだけでなく、外部RAMを提供しています。システム同期は、より高い速度のための問題を抱えています。たとえば、外部発振器があなたのASICと外部DACの両方に1000MHzのクロックを与えると言うことができます。 Youは、外部DACで受信クロックの適切な遅延であなたのASICから1000MHzクロックと出力データを受信する必要があります。今ではクロック配線のわずかな違いが重要になります。同期設計自体はただ一つであった操作だけではなく、他の信号変更/レベルでクロック·エッジで発生しています。
Aug 21, 2012 #4 S SunnySkyguy Guest 今年5月の例は、StratumⅠ、Ⅱ&Ⅲクロックの安定性の階層レベルは、同期ネットワークに使用。クロックが定義Stratumレベルを持つデータソースから派生したとソースの複数の選択肢から入手できる最良のソースで再生されています。偏狭なネットワークは分離されず、外部の参照を必要としません。プレシオクロナスネットワークソースが安定基準(階層レベル)を定義している外部のリファレンスに同期疑似です..これは、1E-11、1E-9、1E-7などとローカルジッタがデータ·エッジを追跡することによって、低下したときの周波数誤差を可能にします。フレームスリップまたはバッファを避けるためsynch'dネットワーク·パスの流れを維持しながら、これは、データリカバリの最適化を行いました。要件は、ネットワーク内の遅延を最小限に抑えることが、まだチャネル利用率を最大化するように設計されています。このための仕様は本付きの部屋を埋めることができます。詳細につきましては、PDHとSDHを見上げる。
今年5月の例は、StratumⅠ、Ⅱ&Ⅲクロックの安定性の階層レベルは、同期ネットワークに使用。クロックが定義Stratumレベルを持つデータソースから派生したとソースの複数の選択肢から入手できる最良のソースで再生されています。偏狭なネットワークは分離されず、外部の参照を必要としません。プレシオクロナスネットワークソースが安定基準(階層レベル)を定義している外部のリファレンスに同期疑似です..これは、1E-11、1E-9、1E-7などとローカルジッタがデータ·エッジを追跡することによって、低下したときの周波数誤差を可能にします。フレームスリップまたはバッファを避けるためsynch'dネットワーク·パスの流れを維持しながら、これは、データリカバリの最適化を行いました。要件は、ネットワーク内の遅延を最小限に抑えることが、まだチャネル利用率を最大化するように設計されています。このための仕様は本付きの部屋を埋めることができます。詳細につきましては、PDHとSDHを見上げる。