スパイラルインダクタによって、CSTシミュレーション

[Helemish]

おーい誰もが私がCSTシミュレーション継続時間とaproblemを持って、それは、Si基板上に単一のストリップをシミュレートするためには、常に24時間です。誰もがこの問題についての考えを持っていません？と誰もが2誘電体材料の層、またはストリップライン、およびパラメータをINGスイープをシミュレートするための例を持って？あなたの応答を待つ

 

[wave-maniac]

Helemish親愛なる、MW STUDIOのTDソルバーはこのような構造（偶数CSTはあることを認めている）のための適切なツールではありません。 MW STUDIOのの四面のFDソルバーまたはHFSSを使用してください。幸運

 

[Helemish]

ハロー波マニアック返事をどうもありがとうございました、あなたは、なぜその理由を教えてもらえますか？私は過渡時間ソルバーのライセンスのみでのCST 2008を持っているので、？第二の質問は、私がmaxwells方程式は、FDTD法と離散化することにより平面スパイラルインダクタをモデル化することができますか？お返事を待っていたのはまた機会がありましたらよろしくお願い

 

[wave-maniac]

"DT"より小さく、最小セルサイズHelemish親愛なる、あなたが知っているように、小さい。 ICのスパイラルインダクタは、波長に比べて通常は非常に小さいサイズです。したがってFIT利用CST、およびFDTD法の両方のツールは、それゆえこのような場合は、あまりにも長いシミュレーションのための一時的なフィールドを計算するための非常に小さな "DT"を使用する必要があります。覚えておくべきもう一つの事はCadenseのような他のツールから、このような構造のGDSファイルをインポートする際に、通常、彼らはさらに小さい "DT"を強制さえ誇らしげ多くの機能を持っているということです。あなたを助けるかもしれないもう一つのEMツールがIE3Dされています。乾杯、