ステートマシンエディタを使用していることは？

S

skyglider

Guest
私は）パッケージザイリンクスている開発のためのスパルタIIおよびその質問され、その状態から（対図ツールを使用する：

1。ISEの
2。アクティブHDLの
3。ビジュアルエリート
4。メンター

 
個人的には決して年の多くの作品私がデザインをdescriveツールをグラフィカルて使用されます。
私は、パフォーマンスを考えることはグラフィカルなエンジニアの人間に到達ツールができることが、これは意見だけ私。

 
ザイリンクスのISEの意見が付属して我々はできるStateCADを達成するため使用して結果をより良いが、我々も会社私達の状態ダイアグラムツールを任意のいけない使用して、我々はそれを手動で開発

 
私は同意する、このようなツールは、コーディングの手を使用してスケルトンを生成することが使用されるVHDLの機能¥にファイルを追加して。ユーザーとしてVHDLの経験がない私は...私は起動考えるこれは方法良い。

 
私も同感！
私は、VHDLの場合の多くはしたかもしれないの開発ディスクリートロジックを私は手を...と私を使用します。

<img src=¥"http://www.edaboard.com/images/smiles/icon_rolleyes.gif¥" alt=¥"ローリングアイズ¥" border=¥"0¥" />について
Lollo

 
私は個人的な考え紙が一枚FSMを描くときに優れているのか何かを使用してVisioまたは電子的に。
正しく場合の作業を行う場合は、

<img src=¥"http://www.edaboard.com/images/smiles/icon_rolleyes.gif¥" alt=¥"ローリングアイズ¥" border=¥"0¥" />

カバーのすべての場合には、確認してくださいして良いとあなたの作品の紙テストベンチを行使し、すべての入力状態をして）インターフェイスを抽出FSMを（素敵なグラフィカルな比較することができます使用Synpl！年度FSMの抽出をするすべての権利ていることとしている場合あなたはネットリストを合成仕様に一致した。

- Maestor

 
すべてのプロジェクトは、デザインのレベルの高必要があります。
それはの方法、ツールを使用してこのような実践良いのです問題。
私は事メンター* Rのツールがいいです。

エルヴィス

 
私はsketelonしていたになる実装するために今まで使用StateCAD5.1をすることができますdetection.Iシーケンスの特別だと思うようにちょうど私達が誰かは言及は、以前使用して生成されたコードをソ¥ース。

もちろん、彼らは有用ではないですが、参考に！私自身の意見！

 
私はgnomixに同意聖霊降臨祭の
私は仕事の聖霊降臨祭のVHDLおよびインターフェイス知っているグラフィックがある多くの他のより強力な以外

について

 
、どこで働いていた私は他の2つのFPGA設計（まあ、彼らはそのような自分自身と呼ばれるが、話だ別の...

<img src=¥"http://www.edaboard.com/images/smiles/icon_smile.gif¥" alt=¥"笑顔¥" border=¥"0¥" />

）は、設計、FPGAと使用ルノワールのためにすべてのステートマシン。

私が考える私がためのツールを使用してこれらには常に拒否し、行うときにするかは、知っているあなたは、何VHDLまたはVerilogコードは、時間が短く、これらの優れているが書くよりもツールとかなりそれをよくすることができます。また、コードを自身で書くあなた、あなたはベンダのツール固有のものですがタイに。

 
しかしもし、図面グラフィック関係をしないexperienced使用してVHDLのすべてをされ、これらのコード参照してくださいあなたは可能¥性がありますhelp構¥造のツールsortのgraphicalで、一度ツールのことが存在することをwill忘れて私はその知識を。ただ、と思うコメントについてmanteinance、最適化を、...

 
基本について知っていることをFSMはならないコーディング
FSMのステートマシン（ミーリー、ムーア、コーディング、
灰色のバイナリ、1つのホットなどfnd）

のみコーディングマニュアル

<img src=¥"http://www.edaboard.com/images/smiles/icon_confused.gif¥" alt=¥"混乱¥" border=¥"0¥" />
 
メモ帳

<img src=¥"http://www.edaboard.com/images/smiles/icon_smile.gif¥" alt=¥"笑顔¥" border=¥"0¥" />Gitの

 
コピー詐欺¥fsm.v

<img src=¥"http://www.edaboard.com/images/smiles/icon_razz.gif¥" alt=¥"からかう¥" border=¥"0¥" />jelydonut

 
私は、ある使用メンターのFPGA設計にAdvatageはFSMを
これは、機能¥を提供するFSMのアニメーションがModelSimのによるシミュレーション

しかし、私はコーディングと思うマニュアルではない、それはそうFSMを書く好むとはるかに役立ちます。

Synplifyソ¥フトウェアは、設計からFSMを抽出し、それらを最適化（彼らは言った）

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top