スタートポロジやデイジーチェーン。

[khaila]

私が想定される4のSD - RAMがFPGAに接続する必要があります。私の質問：1。何が好ましいですか？スターやデイジーチェーン？ 2。私は/アドレスバスのルートに共有データの操作を行いますか？ 3。その終端抵抗私は旧姓？？？ここで、私はそれらを配置すればよいですか

 

[Rame]

こんにちは、あなたのクエリは、詳細については、それを介して行ってくださいだ、次のPDFファイルで回答されています。 のhttp://www.freescale.com/files/32b...の[/ URLの]は、これがあなたをお役に立てば幸いです。よろしくお願いして、Ramesh

 

[tarak]

データsiganalsが好ましいルーティングポイントを指すようにしてください。 2）アドレスおよび制御信号スタースターtoplogyに適しています..... 3）ルートデータと異なる層のアドレス信号にしてみてください。

 

[buenos]

あなたは80 - 100MHzの場合、あなたはいけないまでのSDRAMを（しないDDR）を使用する場合はあまり問題を抱えている。あなたが最小値と最大値の長さの間のすべての信号を維持する必要があります。その同期システム。実質的に値Lmin SDRAMに負の値ですので、Lmaxはあなたが計算する必要があるものです。 -大きなコンポーネントは非常に短いトレースを作成するに聞かせていけない同期アーキテクチャ、（ニーズ短いトレース）低速出力ふぐ、しかし：あなたは133MHzのSDRAMは、その基板上での同期システムの制限値が高いほどについては、のために使用する場合maxは、高い周波数で長さの減少をトレースします。古いPentium3の設計ガイドでは、彼らがSDRのルーティング非常によく実用的な方法について説明します。私は、SDRは常にデイジーチェーン接続を使用していました。レイアウト後、タイミング解析を作ろう！または前に、長さのルールを確認してください。終端は：ほとんどの場合、そのも必要ない、いくつかの設計者はプロセッサ22Ωシリーズ解像度を置く。のHyperLynxでシミュレートして、場合の抵抗を使用して、リンギングがたくさんある。 （4パック）100MHzでgratherまたは1 * dielectric_thicknessよりも等しいすべき分離をトレースします。以下のクロストーク。 1.5はもうバスをお勧めします。