シリアル通信のため

G

Guest

Guest
私は、VHDLコードをシリアルで
、 このシリアルだが
、 どのように動作するか教えてください。ので
、 任意の応答を取得していない。実は
、 ハイパーターミナルで
、 このボードの通信をしたいと液晶ディスプレイ上に表¥示するには、何をハイパーターミナルで書くイム。
もし誰かのコードのためにそれを投稿してくださいしています。
ありがとうございました。

 
これは私に私のメールIDを手に入れたのコードです。

/////////////////////////////

例library ieee;
使用ieee.std_logic_1164.all;

エンティティSISOです
ポート(clk:std_logicで;
リゾート:std_logicで;
s_in:std_logicで;
s_out:std_logicアウト);
エンドSISO;

SISOアーキテクチャはS1
開始する
プロセス(clk、RSTは、罪)
開始する
(RSTを= ¥¥ '0 ¥¥')している場合
サウド"= 1 ¥¥'B0を;
elsif(clk = ¥¥ '1 ¥¥'とCLK ¥¥'のイベント)を
サウド"=罪;
終了の場合;
工程;
エンドs1;

 
論文hemangini書き込み:

私は、VHDLコードをシリアルで、このシリアルだが、どのように動作するか教えてください。
ので、任意の応答を取得していない。
実は、ハイパーターミナルで、このボードの通信をしたいと液晶ディスプレイ上に表¥示するには、何をハイパーターミナルで書くイム。

もし誰かのコードのためにそれを投稿してくださいしています。

ありがとうございました。
 
私はこのコードは
、 この不要なシンテックス'を削除する¥¥'を使用している。その後
、 もし私がこのコードを使用私は何を得るだろうと僕に教えてください。iまたは得られない時は、i任意の応答を理解していない時がありますので。そして
、 もしu私の問題にして助けてコードを提供することができます。
ありがとうございました。

 
何を
、 任意の応答を取得しないこと
を意味しない
場合は
、 次に1 clkによる遅延信号を得る
、 このコードをシミュレートします。は、SISOハードウェアが何を考えています。

これs_out S_inの遅延バージョンになります。

あなたのシリアル通信に必要なもののUARTです。あなたwww.opencores.orgでは、UARTのコードを見つけることができます。

 
オクラホマ、私は、Webサイト上でコードを確認してください。情報をいただきありがとうございます。

 
こんにちはkvingle、
私はウェブサイトWWW.OPENCORES.orgからUART用のVHDLコードを取得できませんでした。
私も
、 そのウェブサイト上で自分のアカウントを作成している。してくださいどのようにコードを見つけることができる教えてください。

 
質素が可能¥ですこのタイプの通信は- 3aはスターターキット?私はこのキットにはUARTの取得ではない。

 
はい。これは
、 あなたを行っている... ...は、RSする必要があります- 232ポートキット(のDB - 9)コネクタではすでに、PCB上のマウントが可能¥です。あなたのキットのマニュアルを参照するのRXD、Txdピンの詳細..知っている

 
通常、SISOシリアル入力すると
、 シリアル出力を送信するはずです。

Depending on the delay that you need between ur input and output, the width of the register used will vary too. たとえば、もしu場合は、8ビットシフトレジスタ、ここでの入力はLSBに供給され出力は、MSBまたは副社長のうちに撮影されますその逆を使用するウルの入力と出力の間の8クロックパルスの遅れているため

 
私は、VHDLコードを得た。そのリンクを実際には私にとってとても役に立ちました。

.

しかし
、 今では何IntRx_N、IntTx_N、Addr(1 0)、DataIn(7〜0)、DATAOUTの(7〜0) 等
のためのピンアウトする必要が混乱イム。ため
、 私はこれらのすべてのピンを見つけることができませんでした。私はRxD&TxDのみピン配置は知っている。

 

Welcome to EDABoard.com

Sponsor

Back
Top