シミュレータ

[orangelogic]

私は開始シミュレータ午前自由学習することができます誰でもお勧めな、言語をHDLの。事前に感謝

 

[neo_chip]

MyCADが'VHDLシミュレータマイロジック駅'。
訪問www.mycad.com。
バージョン歩道後日13登録することができますダウンロードします。

 

[Guest]

[No message]

 

[orangelogic]

リンクのおかげで、そして缶uのために良いと1つが示唆された任意のシミュレータをする、Verilogのために、そこにいる多くのが、そこに初心者

 

[no_mad]

こんにちはorangelogic、

私が提案をして2：

1）言語をHDLのISEのというエラーメッセージ、またはテラクを（）で遠方監視というエラーメッセージを学習ザイリンクスのいずれかすることができますを使用します。それは自由である。

2）それ以外には、Verilogをイカルスすることができますを使用します。これは、シミュレータですVerilogの。あなたはリンクを2これらのできることを確認アウト：

http://www.geda.seul.org/

http://www.verilog.net/free.html

お楽しみ学習！

<img src=¥"http://www.edaboard.com/images/smiles/icon_smile.gif¥" alt=¥"笑顔¥" border=¥"0¥" />

 

[spauls]

あなたはveriwellを試みることができる、それがシミュレータです無料のVerilog。