H
hhnn
Guest
私は私に乗り出すのキャリアパスをどのような選択について。現在、通信会社は、デザイナーをVHDLです提供システムエンジニア。私はパス上の選択がアドバイスを専門家が必要に。
理解するために、私:, it deals with system level, works with many modules.
エンジニア
のため のシステム
、それは、システムのダメージのレベルのモジュール多くの作品です。プログラミングのCロットを使用します。テストがさも重要-工場の一部の後に動作するようシステムが。5月は、ドライバ、ファームウェアする必要がある処理です。
, as you know designing a particular module for long long time.
デザイナー
のため のVHDL、
時間と長い長い特定のモジュールのためにあなたが知っているデザイン。ときは、モジュールを別のスイッチに、会社がもう使用できないことがあります。そこで、再び物事を最初からやり直す新しい。
の主要なシンガポールについて私のデザイン卒業:私はICです。大学の知識はしかし、設計回路の小型、より基本的なと。私は他のどこから来たんだが買ってのブロックのIP統合時間ほとんどのかどうかが役に立つのはだを使用するときVHDLをやって私の知っている私はデザイナーをVHDL会社。私はチームのシステムの会社でいることインターンシップ。私は気分が悪いそうではありませんのように[OK]を。
およびVHDLプログラミング私の知識は、上のCの段階です冒頭だけ。
私は実際に選択するかしたいの考えをあなたに聞いて。どのようなパスは、将来の展望を持ってのだろうか?検討-能¥力の再利用は知識要因は?
理解するために、私:, it deals with system level, works with many modules.
エンジニア
のため のシステム
、それは、システムのダメージのレベルのモジュール多くの作品です。プログラミングのCロットを使用します。テストがさも重要-工場の一部の後に動作するようシステムが。5月は、ドライバ、ファームウェアする必要がある処理です。
, as you know designing a particular module for long long time.
デザイナー
のため のVHDL、
時間と長い長い特定のモジュールのためにあなたが知っているデザイン。ときは、モジュールを別のスイッチに、会社がもう使用できないことがあります。そこで、再び物事を最初からやり直す新しい。
の主要なシンガポールについて私のデザイン卒業:私はICです。大学の知識はしかし、設計回路の小型、より基本的なと。私は他のどこから来たんだが買ってのブロックのIP統合時間ほとんどのかどうかが役に立つのはだを使用するときVHDLをやって私の知っている私はデザイナーをVHDL会社。私はチームのシステムの会社でいることインターンシップ。私は気分が悪いそうではありませんのように[OK]を。
およびVHDLプログラミング私の知識は、上のCの段階です冒頭だけ。
私は実際に選択するかしたいの考えをあなたに聞いて。どのようなパスは、将来の展望を持ってのだろうか?検討-能¥力の再利用は知識要因は?