ザイリンクスのISE 5.1​​で生成されたコアを読み取る問題

C

crystal

Guest
私は、CORE Generatorを使用して生成されたラムで構成されてAAAという名前のデザインを持っています。生成されたラム·デザインのみIOポートで構成されています。だから、私はザイリンクスのISEバージョン5.1には、このデザインのaaaを取る。私は翻訳レベルでそれを読んだとき、それはRAMのモジュールを解決できませんでしたというエラーメッセージを与えて、失敗します。どのように私は私のファイルを読み込む必要がありますか?どのようにザイリンクスISE5.1ラムデザインを探しますか?それは、それを読んでいるように見えません。誰かが助けることはできますか?よろしくお願いします。
 
こんにちは!私の経験では、すべてのケースでCOREGENを使用してコアを生成するときは、ND、CEのは、RDYのようないくつかの標準的なピンでコアを生成する必要があるということです。入力しない場合は、あなたがちょうどあなたのtop_design.vhd頑張って、バートでそれらを開いたままにこのポートを必要としない場合は実際には、まず、問題のコアをシミュレートするために、秒を持っているでしょう
 
あなたはどのようにそれを使用して生成されたファイルを知っている必要があります。異なる目標ごとに生成されるファイル。
 
うん、それは既に固定されました。それが読まれるのを私は順序で同じフォルダ内のすべての関連ファイルを置く必要があります。
 
あなたが作業フォルダにCOREGENによってEDNファイルが生成置かなければなりません
 

Welcome to EDABoard.com

Sponsor

Back
Top