ザイリンクスの環境下では、FPGAの

[richardyue]

こんにちは、メンバーは、
ザイリンクスのソ¥フトウェアでは、後の私は、それは"合成後のシミュレーションモデルを生成する"が表¥示されますの構¥文をチェックした。どのようなポストはここを意味するのですか？単語の後の"ポストでも終了し、翻訳のシミュレーションモデル"、"ポストマップシミュレーションモデル"など私は考えている
、 なぜ我々が我々はFPGAの設計が必要です。誰が私のために説明する助けができますか？事前に感謝します。

 

[tkbits]

接頭辞"ポスト""後"を意味する。

合成後のXは、Xが存在するか
、 合成ステップの後に行われるということです。

 

[Guest]

[No message]

 

[echo47]

そのため、それが正しくHDLのコンパイルされたコードを確認する良い方法だと
、 シンセサイザのouputをシミュレートします。場合は
、 合成後のモデルを生成し、それをシミュレートし
、 それがまだ期待どおりに動作してください。

シミュレーションでは、また（）と自分の時間の遅れ混乱を招くことができるすべてのFPGA内部の信号が表¥示されます。このシミュレーションは
、 通常
、 多くの元の行動のシミュレーションよりも低速で動作します。