サリサイドエラーキャリバーで、DRCを実行しているとき

N

nee.sarathi

Guest
私はDRCしばらくキャリバーとサリサイドエラーが発生した。誰もがそれが何であるかをクリアできますか?
 
エラーの詳細を提供してくれたなら、それは役立つかもしれない。通常は、デザインルール内でエラーを調べることができます。
 
サリは、ポリ、ソース/ドレイン拡散のシート抵抗を増大させるために使用レイヤーです..この層は、ソース/ドレイン拡散の後に置かれると金属の接触が行われる前に。これは、ソース/ドレイン拡散層の上に置かれている.. のため、単に接続するための金属を必要とせずに当接することによりn型とp型拡散拡散を接続することができます。サリサイド層は、それらの間の接続を形成することになる が..このエラーを解決するにuを助けるかもしれない..感謝
 
サリは、ポリ、ソース/ドレイン拡散のシート抵抗を増大させるために使用レイヤーです..この層は、ソース/ドレイン拡散の後に置かれると金属の接触が行われる前に。これは、ソース/ドレイン拡散層の上に置かれている..ので、ちょうど接続する金属を必要とせずに当接することによりn-拡散とp拡散を接続することができます。サリサイド層は、それらの間の接続を形成することになる..このエラーを解決するにuを助けるかもしれない..申し訳ありませんこんにちはありがとうございますが、私は不賛成である、はいサリサイドはポリの面積の抵抗を増加させるために使用されます。シリサイドは抵抗を減少させるポリ及びお問い合わせの上に置かれ、ほとんどのプロセスは、NOサリすなわちsalicdeブロックが抵抗するためのポリ抵抗を増加させることができます。あなたは(8歳用のレイアウトENG)サリサイドを使用していて、どのような利点、これは持っており、それがどのようにDRCとLVS、私はそれを聞いたことがないだろう一緒にアクティブ領域を接続することができると思いますなぜ私が興味を持ってい
 
サリは、抵抗を増加させるために使用されます。私は、ESD保護デバイスのレイアウトでサリサイドの使用(またはそのことについてのサリサイド閉塞のためのファウンドリによって提供されるサリサイドが負のマスクですので、k_90で指摘したように)を認識しています。サリは、均一加熱のためのtehの表面に高抵抗を提供するために、ESDデバイスの表面に添加されていません。しかし、連絡先やポリダウン流れる電流のために低抵抗パスを提供するために、その下にサリサイドを持っています。 - cmos_dude
 
うん、これは人々が混乱して手に入れる方法だ。このアップをクリアすることができます:1 - サリサイドセルフallignedシリサイドである。シリサイドを作るために、彼らはシリコンの上に金属を堆積し、それを加熱、シリコンは抵抗が下がることを引き起こして。したがってサリサイドは、シリコン、ポリなどの抵抗を減らすために使用され.. 2 - デジタル回路では、これは利点であるのでデフォルトでは、彼らはどこにでもサリサイドを使用しています。アナログ回路のために、私たちは時々高抵抗(抵抗)したい。また、サリとMOSははるかに悪化一致している、したがって、アナログの人は時々サリを望んでいない。それ故に彼らはサリブロッキングマスクを作成しました。 3 - サリブロッキングマスクもしばしばレイアウトエンジンのサリと呼ばれています。これは混乱を招きかねません。実際にサリサイド抵抗を減少したときに一部の人々はその後、サリは抵抗を増大させることを前提としています。レイアウト内のサリは、それがサリサイドアウトブロックするため抵抗が増加します。グレッグ
 
一般的には、I / Oセルは、ESD性能を向上させるためにサリサイド閉塞を使用します
 

Welcome to EDABoard.com

Sponsor

Back
Top