コンパレータの

[Guest]

私は、8ビットSARADCを設計の小さなて非常に入力はコンパレータのトラブルがcomparartor時に動作するコードを不正なデジタルとして得ている結果、私は。

例えば、

内= 0.039139V
で= 0.04000V
両方アウト とアウトがゼロになります
1時アウトされている必要があります が。

入力はId例えばのような（行ってゲートのVtのNMOSの2は、以下の彼らは、上記の）すべてのことはあるが、どのように動作することができますそれは私が作る？？

すべてのヘルプは大歓迎です大きく。
の最後の編集時間2006年10月25日7時38分;編集回数：1豆腐の合計

 

[Guest]

[No message]

 

[sengyee88]

あなたの範囲の入力が可能¥必要に知っている。鉄道場合にレールの入力は、ラッチコンパレータのプリアンプの構¥造レール-てすることは、レールto。Vccの場合、入力より開始範囲は0から最大電圧の一部には、ステージの入力としてPMOSを使用することがあります必要があります。

それはPMOSの提供を比較高い利得をもNMOSが、が不可能¥の場合にします。

 

[pfd001]

私は考える時間が同じ場合はゼロでもありますRSを使用していることを確認2つの出力はフリップフロップに。
また、あなたの時間と同じカットオフではない回路ができます使用するDC入力をそのことを確認しますシフト回路を

 

[luantan]

図することができますラッチあなたの投稿？