コンパレータのヒステリシスのPTのバリエーション

Y

yfluo2004

Guest
こんにちは、私は特定のヒステリシスの要件を達成するために、コンパレータを設計しています。しかし、プロセスコーナーと、温度に対するヒステリシスの変動は大きいです。コンパレータの構造は、クロス結合PMOS負荷を使用してフィリップE.アレンの本の中でそれに基づいています。私は、定数- GMバイアス、そしてCTATがバイアスを試してみました。しかし、それはあまり変化がないようです。プロセスおよび温度の変動に対するコンパレータを堅牢にする方法用量の誰もが知っている?どうもありがとう。 YLuo [COLOR ="シルバー"] ​​[SIZE = 1 ]---------- 0時48分に追加した後----------前の投稿は、午後12時46 ----にあった------[/サイズ] [/COLOR]プロセスおよび温度の変動にコンパレータのヒステリシスの変動はあまり敏感にする方法を、明確にするために? YLuo
 

Welcome to EDABoard.com

Sponsor

Back
Top