コンパイラの物理的に保持違反

[rogger123]

、こんにちは
私はDCを使用して私のRTLを合成しています。私は後にクロック機能¥の初期コンパイルと実際の"時計を午前ことスキャン"でインクリメンタルコンパイルを削除するだけで1つのクロックをすべての機能¥を定義すると、クロックを。私もクロックを取得この上のすべてのホールド時間の違反を修正するDCがする。

私は、コンパイラの物理的な書き込みをする動きをネットと。
これが中心です私のいる疑問が。
ときに私の使用の物理的なコンパイラは、（PC）のiはフロア）に読んで私のネットとDEFファイル（また、制約のすべてに必要な読み取り等がdefinationsクロックを私に適用する私の元の私のRTLを読むなどへのDC（）
私はphysopt午前のみを使用-いくつかのオプションの

次のことを再度行うphysoptラウンドを1つのやっている後physopt私のすべてのi必要が削除デザイン実行のDCおよびクロック"を演じた私は、新しいクロックを1つ作成し、クロックをスキャン"？

私は流れを上述したとしたこと。ときに私はクロックスキャンを定義する新しい2番目の実行physopt時間をクロックによって削除機能¥、私。ホールド時間違反のPCを報告ヒープおよび違反、これらの修正beffersを開始追加します。のDCが、違反を決して伝えた。
直流これらの結果の違反ではなく、PCの違反のPC気の狂ったように細胞をに配置する結果を時間ホールド？
午前一gettingsomething worngまたはeverythign間違っているか？

-9
rogger

 

[Guest]

[No message]

 

[eda_wiz]

はい、そのようにネットを（ただし、書き込みも必要に使用するPCのすべての制約を直流に。ウルorigianl制約をデシベルの持つファイルを）...PCに違反を保持するガイドcudntアール[OK]を直流される（可能¥性があります）ワイヤロードモデル不正にbecozを見つける...よくからタイミング、それができる予¥測のPCの情報を配置PDEFしています。しかし、その良い、PNRは違反を保持する修正するには、マイナーな場合は、その...の場合、その主要な修正がありますuはパソ¥コン/ DCコンバータ....また、その改善よりもむしろPCで使用するRTL2PGの流れをPCとG2PGをのDCを使用.. 1つの論文では、ゲートに置かれたに言うがRTLのエリア送料に流れる結果.....と比べて直流G2PGパソ¥コン..

..でウルケース違反を言うので、直流ホールドdidntは見つけるには、それがドライブをより高い可能¥性がありますが使用されるFFの..一方の固定ではなく、このバッファを追加PCの可能¥性がありますFFを縮小。その流れRTL2PG結果以上の電力領域と...
の最後の編集時に2006年3月28日17時06分;編集回数：1 eda_wiz合計

 

[rogger123]

、こんにちは
ときに私が違反を行うrtl2placedゲートフロー時間ホールド任意のPCがしないので報告する。
しかし、私は、DC全体の設計を介して実行し、ネットリストを書いて、制約と同じでパソ¥コンを読むことを通じて、なぜshudパソ¥コンレポートホールド違反を。挿入時にした直流はDC使用しています既に保留排除高ドライブにFFをとフリップフロップをviolations.wouldn'をパソ¥コントン使用してこれらの違反無料フリップと同じスキャンと交換？
これは私推定が必要とする場合それは....違反です報告しないshud場合は、
-9
rogger