ゲートレベルのネットリストにRTLネットリスト

[Willt]

こんにちは〜私は知っていただきたいと思います人は：があるVerilogネットリストのRTL、ゲートレベルのVerilogネットリストに変換することができます任意のツールはありますか？あなたの指導が高く評価されています！ウィル

 

[ljxpjpjljx]

私が知っているように、いくつかのツールは、この機能をサポートしています！この作業が必要か？

 

[Willt]

実は、私は手動で行うことができます。しかし、私はこれを行うには、自動方法があるかどうかを知りたい。変換のための理由は、独立しているプロセスのためです。 RTLのネットへのゲートレベルのネットリストを変換した後は、RTLネットリストは、合成によって、任意のプロセスに変換することができます。あなたはツールの名前をしていただけませんか？ウィル

 

[Adam.Yakuvitz]

Willtは、あなたはそれを再他のプロセスノードのtargettableする完全なRTLに変換する必要はありません。あなたは、一般的なネットリストにリストに変換します。それはです。 。用など。 TI_NAND3 instのは（（NET1の）は、b（診断ユーティリティ）は、C（NET3）に、out_z（net4）。。。。。）のようなものと（NET1の、診断ユーティリティ、net_and）に変換になるだろうと、（net_and、NET3の、net4p） ;ていない（net4p、net4）、後者リストが再任意のプロセスのtargettedすることができます。ケイデンスのRTL CompilerまたはシノプシスのDesign Compilerは、これらの両方の変換を行うことができます。必ず、変換後のネットリストと、すべての元の黄金のネットリストに対して等角- LECが使用して検証されretargettedリストを作成します。乾杯！ - ayさん

 

[aznsj]

私の知る限り、あなたはNClaunch使用することができます..

 

[fpga_asic_designer]

あなたは、一般的なVerilogの技術に独立して直接合成ネットリストを転送するために使用できるすべてのツールがあるかどうかはわからない。 1：しかし、私はそれを真にするには2つの方法があると思います。リスト以外の、マップのゲートはリスト内の他の技術libのゲートにインスタンス---かかわらず、仕事の地獄ロットへのマッピングファイルを定義する... 2。あなたが合成する場合、GTECH DBを/ DDCの/精緻化後verilogのダンプ出力（シノプシス少なくとも）をコンパイルしない。私たちは、GTECHネットリストとIPアドレスを持つ合成およびncsimはネットを取ることができます。私はGTECHネットリストは、ほとんどのツールで撮影することができます前提となる...

 

[mayanknaugaien]

私が思うのRTLマンにゲートレベルのネットリストに変換することができますNCLAUNCH uを使用して、ウィル

 

[ygggliu]

合成ツールでは、（のDesign Compiler）は、任意のプロセスへのゲートネットリストを変えることができます。

 

[vibhute_r_p]

ツールはあなたに期待される結果を提供している場合..あなたはこの翻訳をラム行うための簡単なperlスクリプトを書くことができます

 

[zhide]

perlスクリプト、ハハを書く...

 

[payal_asarawala]

あなたは、ゲートレベルのネットリストを比較することができます。RTLのVerilogのは、私はいけないことは、こんにちは〜私が知っていただきたいと思いますみんな変換[= Willt引用]を行うことができると思う：がネットのVerilogのRTL、ゲートレベルのVerilogネットリストに変換することができます任意のツールはありますか？あなたの指導が高く評価されています！ウィル[/引用]

 

[sunilbudumuru]

こんにちはWillt、代わりにRTLへのゲートレベルのネットリストから変換して、別のプロセスにターゲットの...シノプシスデザインコンパイラは、ゲートレベルのネットリスト（プロセス2）は、plsは私に知らせて、フローが必要な場合に、ゲートレベルのネットリスト（プロセス1）に変換強力なコマンド"テキスト"を持っています。して、Sunil Budumuru [urlで]をwww.asic - dft.comの[/URL]に

 

[vibhute_r_p]

こんにちはスニルは、私たちは、私はASICのネットリストとiを持っていますが、どうすれば、他の技術ASICのネットリストに一ASICのネットリストを行うにはDCを使用することができますFPGAにそのポートする同意....このような方法は、このアプリケーションのために必要です。こんにちはzhide、私は修士論文のようなperlスクリプトを書いていた。しかし、1つのperticular技術の標的にされた。その技術とネットはしていたので正常に変換し、FPGA上に再度テストされています。私はまた元のネットリストと、変換リストのためのフォーマルチェックを行っていた。よろしく、Ramchandra

 

[sunilbudumuru]

こんにちはvinhute、そうだ、我々は同様に行うことができます。のDesign Compiler FPGAはASICのネットリストからも変換することができます。 ASIC合成ネットリストを使用すると、リンクライブラリリスト内のASICライブラリを追加する必要がソースされている場合。

 

[vongy]

しかし、ここであなたのRTLネットリストですか？

 

[sunilbudumuru]

ヘイ、それが直接あなたに必要なFPGAにターゲットリストを提供します。次にnecessaryofのRTLネットリストをwhts？して、Sunil Budumuru [urlで]をwww.asic - dft.comの[/URL]に