グランドバウンスを低減する方法についての質問（スイッチングノイズ）

P

phosphor_zhu

Guest
最近、私はパッケージのモデル、のデジタルグランドとアナロググランドを共有同じ端子GNDとの私の回路をシミュレート。今、問題が出てきた、彼らはお互いに影響を与える、最終的に回路が正しく動作しないことができる。どうすればよいですか？誰も私を助けることができますか？どうもありがとう！
 
最良の方法は、アナログとデジタルのグラウンドのためにボンドワイヤとボンドパッドを分離していることです。
 
[引用= milkdragon]最良の方法は、アナログとデジタルのグラウンドのためにボンドワイヤとボンドパッドを分離しているためである。[/引用] ER、私はそのことについて考えている、しかし私はどのように多くの債券私は平行することができます知ってdidnot。単に私に、私は、寄生ESRとESLが小さくできるか知りたいですか？あなたは私を教えてもらえますか？ [サイズ= 2] [色=＃999999] 35分後に追加：[/色] [/サイズ]ありがとう！私は現在、以下のようにボンディングワイヤのPADの寄生パラメータを与える。 ESR 0.1ohm ESL 1NH pararisticコンデンサは0.5Pですと私は、与えられた寄生値が適していることを確認していない。
 
私はそれを見る方法は、デジタルボンドパッドを言う、よりクリーンなグランド経路にインピーダンスのパスを計算し、デジタルグランドからアナロググランドに可能なインピーダンスのパスを指定して比較することです。ボンドワイヤの抵抗のために、私はいつも0.2-0.3ohm/mmとそれに対応するインダクタンスは〜1nH/mmであると仮定する。そう、あなたが使っているパッケージの種類が異なるボンドワイヤのインダクタンスと抵抗する可能性があるかに依存する。例えば、あなたがグランドプレーンを提供QFNパッケージを持っている場合、インダクタンスとdownbondがあるかもしれません〜0.7nH。あなたがより多くのBGA基板の上にルーティングしている場合がありますBGA、ためにあなたに多くのインダクタンスを与える可能性があります。従って、二重結合あるいは三重結合はこのような状況で優れたアイソレーションに必要な場合があります。
 
私はそれを見て[引用= milkdragon]の方法は、デジタルボンドパッドを言う、よりクリーンなグランド経路にインピーダンスのパスを計算し、デジタルグランドからアナロググランドに可能なインピーダンスのパスと比較することです。ボンドワイヤの抵抗のために、私はいつも0.2-0.3ohm/mmとそれに対応するインダクタンスは〜1nH/mmであると仮定する。そう、あなたが使っているパッケージの種類が異なるボンドワイヤのインダクタンスと抵抗する可能性があるかに依存する。例えば、あなたがグランドプレーンを提供QFNパッケージを持っている場合、インダクタンスとdownbondがあるかもしれません〜0.7nH。あなたがより多くのBGA基板の上にルーティングしている場合がありますBGA、ためにあなたに多くのインダクタンスを与える可能性があります。従って、二重結合あるいは三重結合は。[/引用]おかげで、このような状況で優れたアイソレーションに必要な場合があります。しかし、私ははっきりと理解することはできません。あなたは私にそれについての例を表示することはできますか。私は読む必要が生じた任意のリファレンス本はできますか？
 
あなたがBehzad RazaviによってアナログCMOS集積回路の設計の最後の章を参照することができる
 
[引用= milkdragon]あなたはBehzad Razavi [/引用]によるアナログCMOS集積回路の設計の最後の章を参照することがありますあなたに感謝。 ：D
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top