クロックを入力することはできません認識

[EDA_hg81]

私はFPGAを3スパルタ午前使用します。

A8は（GCLK）のクロック入力ピン表¥示されます。

私はクロックを入力チェックする必要が使用されるスコープを、実際には罰金だ。

しかし、なぜFPGAはクロックを入力できない認識するか？

コードは次のよう：している場合（CLOCK'EVENTとCLOCK = '1'）エンド場合はtrue。設定した場合、適切なそれはでFPGAを設定する必要が可能¥私は？

すべてのアイデアは大歓迎です。[/ u]の

 

[ankit12345]

答えの詳細をもっと必要

 

[EDA_hg81]

私はクロックを適切な取得ですかことができるFPGAが使用する場合チェックする上記のコード。

しかし、それは素晴らしいしなかったと入力クロックのルック。

私は本当に間違っているすべてのアイデアを行うには持っていない？

モードの正常のSO私は種の下に必要性がスパルタ3場合の考え方を設定する。

のI /入力クロックのOバンクは、3.3Vです。

事項をしない標準的なあなたが考えるのIO？

ありがとう。

 

[alt007]

、こんにちは
私はポートを感じる、クロック入力がこのピン割り当てを/それをチェックclock.Please気にいらない点入力のマッピングが間違っ中にウルポート。
について
alt007

 

[Guest]

[No message]

 

[bansalr]

レポートをchcek合成。デザイン期待しているポートはunsuedまたは使用されませんクロック。

ルートをする場合のポートuがあるデバッグの内部クロックとチェック。

 

[EDA_hg81]

私はクロックの入力レベルを発見した5時頃Vです。

かどうかのIOこれが問題と3.3Vの？

私は、3.3Vと思う5Vのウィットの入力が対応。

 

[melc]

EDA_hg81は書き込み：

私は入力クロックのレベルを発見した5時頃Vです。3.3VのIOのかどうかでこれが問題？私は5Vの入力は互換性のあるウィット3.3Vのだと思います。

 

[EDA_hg81]

私は、ノイズをチェックグランド。のノイズのピークは100mVです。

3かスパルタあなたが考えるために）この1.2Vの（ノイズが十¥分に大きいため中断電源コアパワー？

spartan3場合は、入力電圧、レベルは3.3Vの（LVTTLまたは他の3.3VのIOのstandrad）方法をそれらのいずれかに認識しているつもりです。

でしょ？追加分後44：私は間違って見てです。

リセットとして使用する高以来、彼らは3質素な、しかし、私は残りの低使用します。

だから私はDCMをリセットを保管していた。

提案ありがとうに任意のすべての週末が良い。