クロックの立ち上がり恵下はゴールデンタイムで0ではない理由

[tarkyss]

時excuteプライムタイムやデザインコンパイラの開始点でreport_timingは、クロック信号が、クロックの立ち上がりエッジは、時間0ではない、それは正確に周期の半分になりますが、create_clockは0からです。それが原因で伝播遅延の理由なら、私はそれがちょうど半分で、不可能だと思う。私は時計が多分反転と思うが、それはゲートレベルのコードをチェックするのは難しいです。

 

[steven852]

私は答えを知らないが、クロックの不確実性とcrpr（クロック再収束の悲観論の除去）を見しようとする場合があります。これらは、リタイミングや時間借入調整を行うときに、クロックの立ち上がりエッジが負になることでしょう。可能であれば、あなたの発見が何であるかを知ってみましょう。

 

[wwfhm2002]

あなたは、クロックパスを表示するには、タイミング意志- full_pathオプションを報告することができます。