クロス電流が漏れてゲートを結合NAND型？

[Guest]

各位、
私はイチジクの私のクロス結合回路を持っているビルドcompator 1と同様、。
ここに問題がある私：

私は分析を直流て実行する
（入力が（すなわちlatch_pとlatch_nであるかの）状態の（3.3Vの、0V）には0V、3.3V）を、
回路が正常に動作します。
!

しかし、入力は（0,0）は、1.57V の
必要が保留状態は、出力（電圧変な質問です）どちらも校だが0V、それはまた3.3vの！,to VSSA.

およびM4の
に M9はM5の
VSSA電流が流れるからVDDA、大規模な。

することはできますany1ヘルプ私はアウトを理解するこれは？それは、中だのニュースを私に頭痛を与える
これは、パワーダウンモード-しません原因に回路を入れ、すべての問題をどこで必要があります。
申¥し訳ありませんが、添付ファイルを、この必要があります表¥示するにはログインしての

 

[Guest]

Latch_N Latch_Pまたは与えるパルス。すべてがOKになります。

 

[Guest]

FOMは書き込み：

Latch_PまたはLatch_Nのパルスを与える。
すべてがOKになります。

 

[Guest]

[No message]

 

[Guest]

がポイントです3つのDCソ¥リューションは0で、VDDA中間。しかし、中間点は、ソ¥リューションの安定はない。世界では本当のこの点偏差は小さな強制的に0または電圧にVDDA。しかし、直流解析では、大文字と考え理想的です。だから、解決策を好む中ポイン。1つのラッチ入力をすることができます挿入接続電圧DC VDCをsmalています。またはにいくつかのassimetryを紹介ラッチ。