クエリinutのアンプオペアンプのオフセット電圧を2つのステージ

G

Guest

Guest
私は、クエリをいくつか!
私はオフセット電圧入力のシミュレーションを2つのオペアンプのCMOSステージ行っている。私のオペアンプは、ペアであるPMOSの入力の差分。
私は何か出力されますが、1つの入力のマイナス端子を接続して私が。今の端末で2番目の正の入力私は1Vの直流電圧を適用さ。私Vddは3.3 Vです。
から今すぐ私はクリックしてADEの、私はポイントミン直流オペアンプ、端末に行った設定は、入力して、電卓から選択電卓私は行くし、直流にVeの回路図とした入力 VEの端子マイナスは( - )。
今私はADEのVoffsetの発現を取得し、Voffsetを実行simulation.My典型的なμVの4から3の範囲ですインチ
今、私はミスマッチのシミュレーションパラメータをプロセスとカルロの選択モンテカルロと実行シミュレーションのための1000モンテカルロ実行モンテカルロ、ヒストグラムをプロットする。これは、値を与える平均μVのです17.02μVの標準的な892偏差があります。
今、私の質問は
1。電圧は私のオフセットの手順をシミュレートする権利である
2。ているのSD = 892μVの私Voffset値
3。はいの場合どのように食後の眠気が可能¥ている偏差標準より小さい値です。
誰かは、クエリ私に役立つに関して。
敬具
事前に感謝し、応答を待っている
カピル
 
それがあることを意味するの体系とのオフセット17μVランダム)シグマ3シグマとオフセットの2.676mV(3倍。

と言う私は、それを持って罰金をそれは場合に聞こえるが、あまりにも体系的に小さい。ランダム部分は通常は全く。3mVとは意味があります。

 
1)あなたの手順が正しいです。ここでは、温度、電圧ICMRの電圧と電源のことをシミュレートオフセットエッジ値の(寒さ、高温)。
2)のSD = 892uV偏差ですスタンダール。あなたのオフセット電圧シグマ場合は、設計のための3収率の範囲であるの /%の99.97 - 2.676mV以内。
3)平均値またはオフセット体系は、オフセット未満>で有限引き起こされる利得アンプの(詳細を得る- )。アンプではオフセットランダムよりも設計さ修正低いですオフセット、その体系。

 

Welcome to EDABoard.com

Sponsor

Back
Top