キャリバーLVSのミックスドシグナルバルク問題

[cheneyliu99]

こんにちはすべて、

私はチップを信号午前設計混合。図では私、私はバルク信号の別の使用別のピンのために。、バルクの例ASUBGNDアナログ一括回路PWR_SUBGNDの電源等をするとき、私はありませんキャリバーLVSを信号たびの種類を持って私は、LVSは、合格私ができるようになること。理由は、層であること、物理的には、すべてのこれらのピンは、基板のシェアは保存のp -。

修正ですが、どのような方法は、あまりにもLVSをせずに私がすることができますに渡します。等PWR_SUBGND ASUBGNDに等しいその例だ追加いくつかのLVSのためのルールファイルを？

または図を行う変更する私はありますか？
ありがとう！

 

[JoannesPaulus]

あなたはPSUB2と呼ばれる一般的に新規レイヤーを追加する必要がためにあなたの、レイアウト。この層は）はすべての接続一緒に定義されて別の基板も地域でも（彼らは。

 

[cheneyliu99]

JoannesPaulus

それは本当に方法素晴らしく、単純に。
私はMSUBと呼ばれるPDKを、、対応する層であるAMISの使用しています。

それがうまく機能¥！
どうもありがとう！！

 

[Guest]

[No message]

 

[prashantbabu]

こんにちは、cheneyliu99、LVSは明らかにしてください知っていることpsub2/msubは単なる使用層ダミー。PWR_SUBGND以来、ASUBGNDそれがされていない物理層、短絡さ効果的。
場合には、2つの間のアイソ¥レーションをしないが必要場合は、層をよく必要とする使用深いN。
ブロックした場合、信号混合のあなたが使用してASUBGND、それは騒々しいにバインドされます。PWR_SUBGND場合に短期またはBGR電源回路のような敏感あなたが使用してPWR_SUBGND任意の任意のバイアスASUBGNDされます上のノイズをし、ブロックします。