カレントミラーのシミュレーションとヘルプ

[sjamil02]

こんにちはすべて、私は、添付ファイルに示すように基本的なカレントミラー回路を実行しています。基準電流は〜24uAに設定されています。倍を基準として、出力電流を設定するには、私はW1/L1倍以上大きいW3/L3を増やす必要があります。ここで問題です。私のシミュレーションでは、W1/L1 = 3u/3u、M = 0は、私はW3/L3 = 6u/3u、M = 0を設定します。 waveform2を参照してください - 同じ設定、W1/L1 = 3u/3u、M = 0と私はW3/L3 = 3u/3u、M = 2を設定すると今＃> IO = 80uA。 waveform1を参照してください - > IO = 50uA＃（期待値に近い）。なぜこれら2つのシミュレーションの間に矛盾がある。私の理解がW3/L3です= 6u/3u、M = 0と同じで - > W3/L3 = 3u/3u、M = 2 .......それは違うのですか？イム混乱！任意の説明を理解する。喝采SJ

 

[skowe26]

こんにちは、私は、M = 0は問題が発生する場合はわからない。 M = 1でそれを置き換えてみてください。サイズを倍にすると、M = 2になります。この情報がお役に立てば幸いです。

 

[sjamil02]

[引用]あなたのM = 0の原因が問題なら、私はわからない。 M = 1でそれを置き換えてみてください。サイズを2倍になり、M = 2 [/引用] - > W1/L1 = 3u/3u、M = 1とW3/L3 = 6u/3u、M = 1 --->イオ=〜80uA - > W1 / L1 = 3u/3u、M = 1とW3/L3 = 3u/3u、M = 2 --->イオ=〜50uAそれでも同じ。それは矛盾がMを設定してから来たことに見えます？ SJ [/引用]

 

[keith1200rs]

M = 2のトランジスタの幅（ - 結束はより正常であると私はM = 0を使用するというアイデアについてはわからないが）倍と同じではありません。 M = 2は、2つの同一のトランジスタを並列に配置することを前提としています - あなたは、シミュレーションでそれを確認することができるはずです。 3um描画が6um広いを描くのに対し、5um広いような並列ルックスで2つを使用して、2.5umとして終わるようにしかし、ここIFTは、プロセスの幅の減少であると5.5um幅のトランジスタことになります。私は理にかなって願っています！あなたはどのようなプロセスを使用していますか？キース。

 

[sjamil02]

こんにちはキース、ありがとう。はい、そのとおりです。私は私のシミュレーションでそれをconfimed。私は学術的な目的のために0.5um技術（レベル= 7）を使用しています。ウィント= 7.56E - 7とリント= 2.67E - 7 Weff = Wdrawn -（2 *ウィント）とレフ= Ldrawnは-（2 *リント）Wdrawn / Ldrawn = 3um/3um = 1の場合、モデルファイルで指定 - > Weff /レフ= 3um -（2 *ウィント）/ 3um -（2 *リント）あなたの励みにフィードバックのための= 0.6のおかげ。私はちょうど私がボタンを助けた押してください。喝采SJ