W
walker5678
Guest
添付の
BTL 接続方法を使用すると
、 オーディオアンプの出力段の回路図です。
シャットダウン時には、 PMOSとNMOS出力遮断、しかしこれは
、 スピーカーのインダクタンスの影響
は 、大電流負荷immediatellyので
、 NMOSとPMOSとラッチアップの原因には
、 現在のサブフローを減少することはありません。誰もラッチアップを誘発される方法は
、 現在の負荷を除去するために考えているときのレイアウト面積を増やすだけではないが
、 回路設計技術を使用してシャットダウン?
ありがとう<img src=¥"http://images.elektroda.net/90_1248146614_thumb.gif¥" border=¥"0¥" alt=¥"¥"/>
BTL 接続方法を使用すると
、 オーディオアンプの出力段の回路図です。
シャットダウン時には、 PMOSとNMOS出力遮断、しかしこれは
、 スピーカーのインダクタンスの影響
は 、大電流負荷immediatellyので
、 NMOSとPMOSとラッチアップの原因には
、 現在のサブフローを減少することはありません。誰もラッチアップを誘発される方法は
、 現在の負荷を除去するために考えているときのレイアウト面積を増やすだけではないが
、 回路設計技術を使用してシャットダウン?
ありがとう<img src=¥"http://images.elektroda.net/90_1248146614_thumb.gif¥" border=¥"0¥" alt=¥"¥"/>