オペアンプ積分器

[firsttimedesigning]

私は
、 オペアンプの設計には
、 積分回路に使用される予¥定ですアンプしようとしています。
高精度のi何aiminig午前はここにいます。最終的には、この積分回路、12ビットADCに使用されます。
私は、しかし
、 出力に十¥分な正確されていない伸縮オペアンプを設計している。それを1mVの実際の結果の一つです。オペアンプの利得アンプは約75デシベルと
、 位相マージンは約50度です。
してください私にいくつかのアドバイスを与える。ありがとうございました。

 

[Guest]

オフセット、入力コンデンサのリーク？

 

[Vamsi Mocherla]

まず、私は、オペアンプに使用されると仮定午前またはサブレンジングパイプラインアーキテクチャ。そのためには、負荷時の切り替えコンデンサや抵抗を充電する必要があります。これには、セトリング時間が非常に重要になります。任意の非直線性歪みSNDRを減らすために追加されますセトリングします。実際の負荷で50度の位相マージンが許容されます。オフセットは
、 大きな問題があるためにデジタル補正することができますされていません。場合は
、 すべての段階では以下の6ビットに変換されますゲインの問題ではありません。

 

[firsttimedesigning]

返信いただきありがとうございます。

シニサ：オフセット60uVについてです。入力0.5Vのです。積分器の抵抗32Mとコンデンサです31.25fFについてです。Capactior漏れ... ...私は考えてそれは何ですが...

Vamsi：実は、ADCの統合にこれを使用するつもりだ。だから、1ステージと12ビットに変換されます。しかし
、 はい、セトリング時間が非常に重要です。これは1 resaons理由は
、 回路の出力を十¥分に正確ではないのです。

オペアンプは以下のとおり：
http://www.edaboard.com/viewtopic.php?p=911585＃911585

 

[Guest]

まあ、=31.25ρA1mV/32MΩ。あなたはずっと漏れやすいかもしれない。私は32MΩの高さにだと思います。静電容量の増加と抵抗を削減します。

 

[firsttimedesigning]

返信いただきありがとうございます。
実際には、I R = 500,000およびC = 1pが
、 結果を開始20mVにではオフにされた。私の増加、RとCの減少は、結果をより正確になる（1mVの）。私はこの"は
、 オペアンプの時間"のセトリングとは信じている。ときに
、 オペアンプのステップ入力を受け取ると、それは正しい出力を得るには時間が必要になります。セトリング時間は私がここに最小限に抑えるために何が必要です。とCしかし、31.25fFかなり小さいことができますが減少。最小のキャップは
、 私の技術は
、 私を使用して使用して15fFさせることができます。
がある場合は
、 他の提案されている場合は、ご教えて考えることができます。どうもありがとう。

 

[gpwu]

ポンプの帯域幅の増加に電流を試してください。

 

[johnyaya]

私はこの非常にあなたが探しているものではない、知っているでバリからこの文書ブラウン（現
： 日本TI）についての彼らのデュアルスイッチインテグレーターチェックアウト：
http://www.ti.com/lit/gpn/acf2101
彼らは
、 さまざまなエラーが発生源と性能¥について説明します。たぶん
、 いくつかのアイデアを提供します。

 

[pabloec]

この愚かに聞こえるかもしれませんが
、 あなたは粉屋インテグレーターtryedがありますか？

 

[royayeboodan]

この問題は、occureときに出力DC電圧入力のDC電圧はsimilar.example出力DC電圧0.6は
、 入力のDC電圧0.thisすると、出力DC電圧と入力直流電圧を設定する必要がありますfeedback.forのエラーこの問題を解決するため作成されている同様。
2番目の方法を使用する4つのクロックは、2つのクロック他の2つをクリックして遅延率がされます。
頑張って

 

[CherryQ]

pabloec書き込み：

この愚かに聞こえるかもしれませんが、あなたは粉屋インテグレーターtryedがありますか？

 

[rokibulalam]

firsttimedesigning書き込み：

私は、オペアンプの設計には、積分回路に使用される予¥定ですアンプしようとしています。

高精度のi何aiminig午前はここにいます。
最終的には、この積分回路、12ビットADCに使用されます。

私は、しかし、出力に十¥分な正確されていない伸縮オペアンプを設計している。
それを1mVの実際の結果の一つです。
オペアンプの利得アンプは約75デシベルと、位相マージンは約50度です。

してください私にいくつかのアドバイスを与える。
ありがとうございました。

 

[Guest]

[No message]

 

[gpwu]

1。増加尾私は帯域幅を増やす
2。帰還率の増加に寄生キャップを減らす

 

[wateror]

なぜ2つの段階でしようか？

 

[northeast1]

firsttimedesigning書き込み：

私は、オペアンプの設計には、積分回路に使用される予¥定ですアンプしようとしています。

高精度のi何aiminig午前はここにいます。
最終的には、この積分回路、12ビットADCに使用されます。

私は、しかし、出力に十¥分な正確されていない伸縮オペアンプを設計している。
それを1mVの実際の結果の一つです。
オペアンプの利得アンプは約75デシベルと、位相マージンは約50度です。

してください私にいくつかのアドバイスを与える。
ありがとうございました。