S
seanpai
Guest
こんにちは皆、私はLDOのオペアンプの行動モデルを構築するためにVerilog-Aの使用しています。私のオペアンプはdifferntail入力折り返しカスケードと単一の出力アンプであり、私はVDD-2Vovと2Vovの間にそれの出力範囲を制限するつもりです。私は名人ライブラリ内にあるahdlLibにおけるオペアンプの例を見て、底の部分 "を制限するソフト出力"でコードを把握することはできません。コードは次のように見せている "場合（V（VOUT）>（V（vspply_p） - vsoft））I（COUT、VREF）